半导体结构及其制备方法技术

本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决接触结构接触电阻大的技术问题，该制备方法包括提供基底；在基底的阵列区和隔离区形成目标层；对目标层进行图形化处理，在隔离区形成第一图形；在阵列区和隔离区形成覆盖目标层和第一图形的第一掩膜层；图形化阵列区的第一掩膜层，以第一掩膜层为掩膜，刻蚀阵列区的目标层，以在阵列区形成第二图形；其中，第一图形的特征尺寸大于第二图形的特征尺寸；在隔离区形成暴露第一图形的第二沟槽，在第二沟槽中形成与第一图形接触连接的第一接触结构，且第一接触结构的特征尺寸不大于第一图形的特征尺寸。本申请能够减小第一接触结构的接触电阻。小第一接触结构的接触电阻。小第一接触结构的接触电阻。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体制造
，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)是常用的半导体存储器件，包括许多重复的存储单元。每个存储单元通常包括晶体管和电容器，晶体管的栅极与字线(Word Line，简称WL)相连、漏极与位线(Bit Line，简称BL)相连、源极与电容器相连。
[0003]随着半导体芯片的不断发展，其关键尺寸不断减小，DRAM中的阵列区形成的器件的关键尺寸也在不断的减小，逐步微缩的关键尺寸使得在制备与这些器件相接触的例如接触结构等连接端时，常常会因为蚀刻过程中发生过刻蚀问题，影响器件的综合性能。

技术实现思路

[0004]鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，能够避免在制作接触结构时出现的过刻蚀甚至穿孔的现象，同时能够减小接触结构的接触电阻，从而提高半导体结构的电学性能的可靠性等综合性能。
[0005]为了实现上述目的，本申请实施例提供如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底具有阵列区、隔离区和外围电路区，所述隔离区位于所述阵列区和所述外围电路区之间；在所述阵列区和所述隔离区上形成目标层；对所述隔离区的所述目标层进行图形化处理，在所述隔离区形成多个沿第一方向间隔排布的第一图形，所述第一图形沿第二方向延伸；所述第一方向与所述第二方向相互垂直；在所述阵列区和所述隔离区上形成覆盖所述目标层和所述第一图形的第一掩膜层；图形化所述阵列区的所述第一掩膜层，在所述阵列区的所述第一掩膜层中形成第一沟槽，并沿所述第一沟槽刻蚀所述目标层，以使所述阵列区的所述目标层形成多个沿所述第一方向间隔排布的第二图形，所述第二图形沿所述第二方向延伸，在所述第二方向上，所述第一图形和与其在同一延伸方向上的所述第二图形接触连接；其中，所述第一图形在所述第一方向上的特征尺寸大于所述第二图形在所述第一方向上的特征尺寸；图形化所述隔离区的所述第一掩膜层，并以图形化的所述第一掩膜层为掩膜，在所述隔离区形成第二沟槽，所述第二沟槽暴露出所述第一图形；在所述第二沟槽中形成与所述第一图形接触连接的第一接触结构；其中，所述第一接触结构在所述第一方向上的特征尺寸不大于所述第一图形在所述第一方向上的特征尺寸。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述隔离区的所述目标层进行图形化处理，在所述隔离区形成多个沿第一方向间隔排布的第一图形，所述第一图形沿第二方向延伸的步骤中，包括：在所述目标层上形成第二掩膜层；图形化所述隔离区的所述第二掩膜层，以在所述第二掩膜层中形成多个沿第一方向间隔排布的第三沟槽；沿所述第三沟槽刻蚀所述目标层，以对所述隔离区的所述目标层进行图形化处理，以使所述隔离区形成多个沿第一方向间隔排布的第一图形，所述第一图形沿第二方向延伸。3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，在所述阵列区和所述隔离区上形成目标层的步骤中，包括：在所述基底上沿所述基底的厚度由底部至顶部依次形成第一导电层、第二导电层、第三导电层和绝缘层；其中，所述第一导电层、所述第二导电层、所述第三导电层和所述绝缘层共同形成所述目标层。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述隔离区形成多个沿第一方向间隔排布的第一图形之后，在所述阵列区和所述隔离区上形成覆盖所述目标层和所述第一图形的第一掩膜层之前，还包括：在任意相邻两个所述第一图形之间填充介质层。5.根据权利要求3所述的半导体结构的制备方法，其特征...

【专利技术属性】
技术研发人员：曹新满，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：