本发明专利技术提供一种芯片检测方法，包括如下步骤：获取半导体的外延晶圆的光电特性的分布状况；检查外延晶圆的外观，并标记出缺陷区域，生成外延晶圆的外观数据；在外延晶圆上完成芯片的制作；获取抽测的芯片的光电性数据；检查芯片的外观，并标记出缺陷区域，生成芯片的外观数据；合并外延晶圆的外观数据、芯片的光电性数据以及芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；获取晶圆上抽测的芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的芯片进行赋值；赋值后合档，得到晶圆上芯片的全部光电性能参数。在本发明专利技术中，通过整合AI算法，突破性的提升测试系统的测试效率，解决测试难题。解决测试难题。解决测试难题。
【技术实现步骤摘要】
一种芯片检测方法及其控制装置、存储介质
[0001]本专利技术涉及芯片测试
，特别涉及一种芯片检测方法及其控制装置、存储介质。
技术介绍
[0002]近年来，在产业链持续关注、投入和终端厂商加速布局下，Mini/Micro LED终端产品不断涌现，开始逐步打开广阔的应用空间。MiniLED在微间距户外/户内全彩直显及LCD背光应用领域产品相对成熟，已进入高速成长期；MicroLED显示受行业热捧，被一致认为是进入元宇宙时代后AR、VR显示的最佳解决方案。
[0003]但是，在LED前道制程工艺中，清洗、蒸镀、黄光、化学蚀刻等复杂的加工步骤不可避免得使芯片产生缺陷。如蒸镀过程中，芯片因使用弹簧夹固定而产生夹痕；黄光作业中，若显影不完全或光罩有破洞，会使芯片发光区有残余金属等。因此，LED芯片质量的好坏直接决定了LED性能的高低。
[0004]LED芯片检测系统是LED生产的关键步骤之一，它能很好地实现生产自动化,有效地对芯片进行分类,为下一步工艺生产提供了不可缺少的信息,节省了大量的时间,节约了大量的人力和物力,提高了检测准确性。
[0005]因此，LED芯片制造完成后为获得每颗芯片的光电性能参数(VF、WLD、Lop、IR等)，以便后续按不同客户需求将晶圆上的芯片按性能等级进行分类。会使用Prober设备对晶圆上的每颗芯片进行通电测试以获得其性能参数。可以理解的是，每颗芯片需要测试的光电性能参数、每项参数测试时间(cycletime)基本相同，芯片尺寸越小单片晶圆测试耗费的时间就越长，对mini/microLED芯片测试的成本(时间、人力、设备)投入成倍增加，产出效率大打折扣。以6mil
×
20mil、5mil
×
8mil、3mil
×
5mil，这3款主流尺寸的MiniLED芯片，8探针测试模组单颗芯片多项参数测试的累计时间80ms；3mil
×
5mil的miniLED芯片单片晶圆的测试时间接近5个小时。由此可知，现有的测试方法对测试资源的占用极大，生产效率低。
技术实现思路
[0006]本专利技术的主要目的是提供一种芯片检测方法及其控制装置、存储介质，旨在改善现有技术中，对测试资源的占用极大，生产效率低的技术问题。
[0007]为实现上述目的，本专利技术提供一种芯片检测方法，包括如下步骤：
[0008]获取半导体的外延晶圆的光电特性的分布状况；
[0009]检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据；
[0010]在所述外延晶圆上完成芯片的制作；
[0011]获取抽测的所述芯片的光电性数据；
[0012]检查所述芯片的外观，并标记出缺陷区域，生成所述芯片的外观数据；
[0013]合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；
[0014]获取晶圆上抽测的所述芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的所述芯片进行赋值；
[0015]赋值后合档，得到晶圆上芯片的全部光电性能参数。
[0016]可选地，检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据的步骤包括：
[0017]建立起始点和坐标系，并给所有的芯片标记坐标值；
[0018]建立单颗芯片的标准图档；
[0019]对晶圆上芯片进行全局扫描，获取外延材料生长的外观状况，并生成扫描图像；
[0020]将扫描影像与标准图档中的模板对比，获取异常点的位置坐标，对异常点进行定位，以标记出缺陷区域。
[0021]可选地，获取抽测的所述芯片的光电性数据的步骤包括：
[0022]按照设定的比例获取指定坐标位置的芯片的光电性能参数；
[0023]将芯片的光电性能参数输入预先设置好的表格模板中生成芯片的光电性数据。
[0024]可选地，合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值的步骤包括：
[0025]根据所述外延晶圆的光电特性的分布状况、所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据生成不同色阶显示的Map图；
[0026]将不同色阶显示的Map图叠加套合，缺陷区域标记点对应的芯片被标记异常，不予赋值。
[0027]可选地，结合AI算法对未抽测光电性的所述芯片进行赋值的步骤包括：
[0028]获取位于同一行的两颗所述抽测芯片的光电性能参数A1(x，y)、A2(x，y+n)；
[0029]对与抽测的所述芯片相邻的所述芯片进行一级赋值以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)；
[0030]对与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)。
[0031]可选地，对与抽测的所述芯片相邻的所述芯片进行一级赋值，以得出与抽测的所述芯片相邻的所述芯片的光电性能参数为B(x，y)的步骤满足如下关系式：
[0032]B(x，y+1)＝0.67A(x，y)+0.33A(x，y+n)
[0033]可选地，对于与一级赋值的所述芯片相邻的所述芯片进行二级赋值，以得出与一级赋值的所述芯片相邻的所述芯片的光电性能参数为C(x，y)的步骤满足如下关系式：
[0034]C(x+1，y+1)＝0.5B(x，y+1)+0.5B(x+1，y)
[0035]此外，为实现上述目的，本专利技术还提出一种芯片检测装置，包括储存器、处理器、以及仓储在所述储存器上并可在所述处理器上运行的芯片检测程序，芯片检测程序配置为实现如上文所述的芯片检测方法的步骤。
[0036]此外，为实现上述目的，本专利技术还提出一种存储介质，存储介质上存储有芯片检测程序，芯片检测程序被处理器执行时实现如上文所述的芯片检测方法的步骤。
[0037]在本专利技术提供的技术方案中，包括如下步骤：获取半导体的外延晶圆的光电特性的分布状况；检查外延晶圆的外观，并标记出缺陷区域，生成外延晶圆的外观数据；在外延
晶圆上完成芯片的制作；获取抽测的芯片的光电性数据；检查芯片的外观，并标记出缺陷区域，生成芯片的外观数据；合并外延晶圆的外观数据、芯片的光电性数据以及芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；获取晶圆上抽测的芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的芯片进行赋值；赋值后合档，得到晶圆上芯片的全部光电性能参数。在本专利技术中，通过整合AI算法，突破性的提升测试系统的测试效率，解决测试难题。通过算法赋值的方式具有以下优势：提高小尺寸芯片的测试效率；通过延长抽测的Cycletime时间，增大积分球，提高测试精度；本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片检测方法，其特征在于，包括如下步骤：获取半导体的外延晶圆的光电特性的分布状况；检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据；在所述外延晶圆上完成芯片的制作；获取抽测的所述芯片的光电性数据；检查所述芯片的外观，并标记出缺陷区域，生成所述芯片的外观数据；合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值；获取晶圆上抽测的所述芯片的光电性能分布的Map图，并结合AI算法对未抽测光电性的所述芯片进行赋值；赋值后合档，得到晶圆上芯片的全部光电性能参数。2.如权利要求1所述的芯片检测方法，其特征在于，检查所述外延晶圆的外观，并标记出缺陷区域，生成所述外延晶圆的外观数据的步骤包括：建立起始点和坐标系，并给所有的芯片标记坐标值；建立单颗芯片的标准图档；对晶圆上芯片进行全局扫描，获取外延材料生长的外观状况，并生成扫描图像；将扫描影像与标准图档中的模板对比，获取异常点的位置坐标，对异常点进行定位，以标记出缺陷区域。3.如权利要求1所述的芯片检测方法，其特征在于，获取抽测的所述芯片的光电性数据的步骤包括：按照设定的比例获取指定坐标位置的芯片的光电性能参数；将芯片的光电性能参数输入预先设置好的表格模板中生成芯片的光电性数据。4.如权利要求1所述的芯片检测方法，其特征在于，合并所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的外观数据，对存在外延晶圆缺陷、芯片外观缺陷、芯片光电性抽测不良的区域进行标记，不予赋值的步骤包括：根据所述外延晶圆的光电特性的分布状况、所述外延晶圆的外观数据、所述芯片的光电性数据以及所述芯片的...
【专利技术属性】
技术研发人员：请求不公布姓名，吴佳，徐威，孙雷蒙，
申请(专利权)人：华引芯张家港半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。