多层电路组装件和制备它的方法技术

制造多层电路组装件的方法，它包括以下步骤：　　　　（ａ）提供基片，它的至少一个区域包括多个通路，该区域具有５００到１０，０００孔／平方英寸（７５－１５５０孔／平方厘米）的通路密度；　　　　（ｂ）将电介质涂料施涂于基片的全部暴露表面上而在其上形成保形性涂层；和　　　　（ｃ）在基片的全部表面上施涂金属层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请是2001年7月9日提出的US专利申请序列号No.09/901,373的部分继续；它是2001年5月9日提出的US专利申请序列号No.09/851,904的部分继续，它又是2001年3月8日提出的US专利申请序列号No.09/802,001的部分继续，它们全部被引入这里供参考。本专利技术的背景I.本专利技术的领域本专利技术涉及电子线路领域，和尤其涉及多层电路组装件，如芯片级包封件，以及它们的制备方法。II.技术上的考虑电子组件，例如，电阻器，晶体管，和电容器，通常装配在电路板结构如印刷电路板上。电路板通常包括介电材料的一般平片材，有电导体配置在片材的主要的、平整的表面上，或在两主要表面上。该导体通常由金属材料如铜形成的并用于将装配在电路板上的各电子组件互联。当导体被配置在板的两主要表面上时，板可具有贯穿电介质层中的孔(或“通路”)的通连导体从而使在两相对表面上的导体互联。在此以前已经制造多层电路板组装件，它采用多重堆叠式电路板，后者具有用于将在该堆叠体中的相邻两板的相互面对表面上的导体分开的介电材料附加层。根据需要，这些多层组装件通常引入了在堆叠体中各个电路板上的导体之间延伸的互联件以便提供所需的电相互联接。在微型电子电路包封件中，电路和单元是在以较大尺寸的封装级来制备的。一般，最小尺寸的封装级典型地是容纳许多微电路和/或其它元件的半导体芯片。此类芯片通常由陶瓷，硅等制得。包括多层基片的中间封装级(即，“芯片载体”)可以在其上面附装容纳许多微电子电路的多个小尺寸芯片。同样地，这些中间封装级本身能够附装到更大尺寸的电路插件板、母板，等等上。中间封装级在整个电路组装件中起着几种作用，其中包括结构支撑，较小尺寸的微电路和电路在较大尺寸的板上的过渡性集成，和热量从电路组装件中的耗散。用于普通的中间封装级中的基片包括多种材料，例如，陶瓷，玻璃纤维增强聚环氧化合物，和聚酰亚胺。上述基片，尽管具备足够刚性以便为电路组装件提供结构支撑，但典型地具有与附装在其上的微电子芯片的热膨胀系数明显不同的热膨胀系数。结果，由于在各层组装件之间的粘合接头的破坏使得在反复使用之后电路组装件的损坏可能带来风险。同样地，在基片上使用的介电材料必须满足几个要求，其中包括保形性(conformality)，耐燃性，和相适应的热膨胀性能。普通的介电材料包括，例如，聚酰亚胺，聚环氧化合物，酚醛树脂和碳氟化合物。这些聚合物电介质典型地具有比相邻层的热膨胀系数高得多的热膨胀系数。对于提供高密度、复杂的互联的电路板结构有更多的需求。此类需求能够由多层电路板结构来解决，然而，多层电路组装件的制造存在严重缺陷。一般，多层板是通过提供包括合适导体的单、双面电路板来制造的。然后将板一层一层地层压在另一板的顶部上，其中在每一对的相邻板之间布置了通常称为“半固化片(prepreg)”的未固化或部分固化介电材料的一个或多个层。这一堆叠体通常在加热和加压下固化，形成单一构件。在固化之后，典型地在需要在不同板之间有电连接的堆叠体位置上钻孔。所形成的孔或“通路”然后常常通过镀敷这些孔的内部形成镀敷的通路来用导电性材料涂敷或填充。很难以高的深度与直径比率来钻孔，因此用于此类组装件中的孔必须是较大的并消耗在组装件中的较大空间。US专利No.6,266,874 B1公开了制造微电子元件的方法提供导电性基片或“芯”；在导电芯上的所选择位置上提供光刻胶；和在导电芯上但除了被光刻胶覆盖的位置以外来电泳沉积未固化介电材料。该文献建议，电泳沉积的材料能够是现有技术中已知的并可从市场上买到的阳离子丙烯酸型或阳离子环氧树脂-型组合物。该电泳沉积材料然后固化而形成保形性的电介质层，除去光刻胶，由此电介质层在由光刻胶覆盖的部位上具有延伸至导电芯的通孔。所形成的并延伸至涂敷基材或“芯”的孔通常被称为“盲(blind)孔”。在一个实施方案中，结构导电元件是含有从一个主表面延伸至相对的主表面的连续通孔或“通路”的金属片。当介电材料以电泳法施涂时，该介电材料以均匀厚度沉积在导电性元件表面和孔壁之上。然而已经发现，由该文献建议的电泳沉积的介电材料是易燃性的，因此不需要满足典型的阻燃性要求。US专利5,224,265和5,232,548公开了制造用于电路组装件中的多层薄膜配线结构的方法。施涂于芯基片上的介电材料优选是完全固化和退火的热塑性聚合物，如聚四氟乙烯，聚砜，或聚酰亚胺-硅氧烷，优选由层压法来施涂。此类电介质不一定用作保形性涂层，并且不具有足够低的介电常数或损耗因子来适应目前为今天的电子市场所设计的高频率的电路系统。另外，普通的电介质涂层的介电性质已知在高频率下会降低。尽管以上确定的文献公开了在配线结构中的通孔(“通路”)，但是在文献中没有对于较高通路密度的需求的认识。高通路密度允许有较大数量的芯片连接，这在用于诸如移动电话等之类的应用中的高度功能化芯片尺寸级封装件中是需要的。应该指出的是，在电路层中的高通路密度对于有高数量的芯片连接的电路系统的操作是关键的；然而，高通路密度也会引起串扰。因此，以高通路密度设计的电路封装件需要使用在高频率下不降解的非常高效的电介质来制造。US专利5,153,986公开了制造用于多层电路板的金属芯层的方法。合适电介质包括蒸气可沉积的保形性聚合物涂层。该方法使用固体金属芯并且该文献以宽的、上位的术语描述了基片的电路设计。中间封装级的电路设计常常通过将正型或负型光刻胶施涂于镀敷金属的基片上，随后曝光、显影、和剥离而得到所需的电路图案。光刻胶组合物典型地通过层压、喷涂、或浸渍来施涂。所施涂的光刻胶层可以具有5微米到50微米的厚度。除了上述的陶瓷，玻璃纤维增强的聚环氧化合物和聚酰亚胺之外，用于中间封装级中的普通的基片进一步包括如在US专利No.5,153,986中所公开的固体金属片。这些固体基质必须在电路组装件的制造过程中穿孔以提供用于对准目的的通孔。同样，尽管该文献公开了在电路层中的通路，但没有意识到对于较高通路密度的需要来适应高度官能化芯片。鉴于现有技术方法的状况，希望提供克服了现有技术的缺点的制备多层电路组装件的方法。也就是说，希望提供，通过使用在高频率下不会降解和满足包括保形性和耐燃性在内的附加要求的高效电介质，来制造具有高通路密度以适应高度功能化元件的多层电路组装件的方法。本专利技术概述根据本专利技术，提供了包括以下步骤的制造多层电路组装件的方法(a)提供基片，它的至少一个区域包括多个通路，该区域具有500到10,000孔/平方英寸(75-1550孔/平方厘米)的通路密度；(b)将电介质涂料施涂于基片的全部暴露表面上形成了保形性涂层；和(c)在基片的全部表面上施涂金属层。本专利技术还涉及包括以下步骤的制造多层电路组装件的方法(a)提供基片，它的至少一个区域包括多个通路，该区域具有500到10,000孔/平方英寸(75-1550孔/平方厘米)的通路密度；(b)在基片的预定位置上施涂光刻胶；(c)将电介质涂料施涂于除了被光刻胶覆盖的位置以外的步骤(b)的基片的全部表面上；(d)除去在预定位置上的光刻胶；和(e)在步骤(d)的基片的全部表面上施涂金属层。此外，本专利技术涉及包括以下步骤的制造多层电路组装件的方法(a)提供基片，它的至少一个区域包括多个通路，该区本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：K·C·奥尔森，A·E·王，
申请(专利权)人：PPG工业俄亥俄公司，
类型：发明
国别省市：