本实施方式的半导体装置包括基板和半导体芯片。基板具有第一面和设置在第一面上的多个导电连接部。半导体芯片具有与第一面相对的第二面、和设置在第二面上并分别与多个导电连接部电连接的多个连接凸块。配置于配置半导体芯片的第一面上的芯片区域中的芯片外周区域的导电连接部具有与配置在芯片区域中的芯片中心区域的导电连接部不同的厚度。中心区域的导电连接部不同的厚度。中心区域的导电连接部不同的厚度。
【技术实现步骤摘要】
半导体装置及其制造方法
相关申请本申请以2021年08月17日提交的在先日本专利申请第2021
‑
132880的优先权利益为基础，并请求其利益，该专利申请的全部内容通过引用并入本文。
[0001]本实施方式涉及半导体装置及其制造方法。
技术介绍
[0002]在半导体装置的封装结构中，存在半导体芯片以倒装芯片的方式连接到布线基板的情况。但是，存在由于半导体芯片的翘曲而难以将半导体芯片恰当地连接到布线基板上的情况。
技术实现思路
[0003]一个实施方式提供了一种能够使芯片更恰当地与基板连接的半导体装置及其制造方法。
[0004]本实施方式的半导体装置包括基板和半导体芯片。基板具有第一面和设置在第一面上的多个导电连接部。半导体芯片具有与第一面相对的第二面、和设置在第二面上并分别与多个导电连接部电连接的多个连接凸块。配置于配置半导体芯片的第一面上的芯片区域中的芯片外周区域的导电连接部具有与配置在芯片区域中的芯片中心区域的导电连接部不同的厚度。
[0005]根据上述构成，能够提供能使芯片更恰当地与基板连接的半导体装置及其制造方法。
附图说明
[0006]图1是示出第一实施方式的半导体装置的构成的一例的截面图。图2是示出第一实施方式的半导体芯片及其周边的构成的一例的截面图。图3是示出第一实施方式的半导体装置的构成的一例的俯视图。图4A是示出第一实施方式的半导体装置的构成的一例的截面图。图4B是示出第一实施方式的半导体装置的构成的一例的截面图。图5是示出第一实施方式的半导体装置的制造方法的一例的截面图。图6是示出接续图5的、半导体装置的制造方法的一例的截面图。图7是示出接续图6的、半导体装置的制造方法的一例的截面图。图8是示出接续图7的、半导体装置的制造方法的一例的截面图。图9是示出接续图8的、半导体装置的制造方法的一例的截面图。图10是示出接续图9的、半导体装置的制造方法的一例的截面图。图11是示出第二实施方式的半导体装置的构成的一例的俯视图。
图12A是示出第二实施方式的半导体装置的构成的一例的截面图。图12B是示出第二实施方式的半导体装置的构成的一例的截面图。图13是示出第二实施方式的半导体装置的制造方法的一例的截面图。图14是示出接续图13的、半导体装置的制造方法的一例的截面图。图15是示出接续图14的、半导体装置的制造方法的一例的截面图。图16是示出第二实施方式的镀敷装置的构成的一例的图。图17是示出第二实施方式的多拼板及阳极的构成的一例的图。图18是示出第二实施方式的单位电极的构成的一例的图。图19是示出第二实施方式的变形例的多拼板的构成的一例的图。图20是示出第三实施方式的半导体装置的构成的一例的俯视图。图21是示出第四实施方式的半导体装置的制造方法的一例的截面图。图22是示出接续图21的、半导体装置的制造方法的一例的截面图。图23是示出第六实施方式的半导体装置的制造方法的一例的截面图。图24是示出接续图23的、半导体装置的制造方法的一例的截面图。
具体实施方式
[0007]以下，参照附图说明本专利技术的实施方式。本实施方式并不限定本专利技术。在以下的实施方式中，布线基板的上下方向表示以设置半导体芯片的面为上方时的相对方向，有时与基于重力加速度的上下方向不同。附图是示意性或概念性的，各部分的比率等未必与现实的相同。在说明书和附图中，对与已有的附图所涉及的前述要素相同的要素赋予相同的符号，并适当省略详细的说明。
[0008](第一实施方式)图1是示出第一实施方式的半导体装置1的构成的一例的截面图。半导体装置1具备布线基板10、半导体芯片20、30～33、粘接层40～43、间隔件50、51、粘接层60、61、金属材料70、树脂层80、接合线90和密封树脂91。半导体装置1例如是NAND型闪速存储器的封装。
[0009]布线基板10可以是包含布线层11和绝缘层15的印刷基板、内插器。布线层11例如使用铜(Cu)、镍(Ni)或它们的合金等低电阻金属。绝缘层15例如使用玻璃环氧树脂等绝缘性材料。在图中，仅在绝缘层15的表面和背面设置布线层11。但是，布线基板10也可以具有层叠多个布线层11以及多个绝缘层15而构成的多层布线结构。布线基板10例如也可以像内插器那样，具有贯通其表面和背面的贯通电极12(柱状电极16)。
[0010]在布线基板10的表面(面F1)上设置有在布线层11上设置的阻焊层14。阻焊层14是用于保护布线层11不受金属材料70的影响、抑制短路不良的绝缘层。
[0011]在布线基板10的背面也设置有在布线层11上设置的阻焊层14。在从阻焊层14露出的布线层11上设置有金属凸块13。金属凸块13是为了将未图示的其他部件与布线基板10电连接而设置的。
[0012]半导体芯片20例如是控制存储器芯片的控制器芯片。在半导体芯片20的朝向布线基板10的面F2上设置有未图示的半导体元件。半导体元件例如可以是构成控制器的CMOS(Complementary Metal Oxide Semiconductor)电路。在作为半导体芯片20的背面(下表面)的面F2上设置有与半导体元件电连接的电极柱21。电极柱21例如使用铜、镍或它们的合
金等低电阻金属材料。
[0013]在作为连接凸块的电极柱21的周围设置有金属材料70。电极柱21经由金属材料70与在阻焊层14的开口处露出的布线层11电连接。金属材料70例如使用焊料、银、铜等低电阻金属材料。金属材料70例如在开口部内覆盖布线基板10的布线层11的一部分，并且还覆盖半导体芯片20的电极柱21的侧面的一部分。由此，金属材料70将半导体芯片20的电极柱21与布线基板10的布线层11电连接。
[0014]在金属材料70的周围的区域、以及半导体芯片20与布线基板10之间的区域设置有树脂层80。树脂层80例如是使底部填充树脂固化而成的，其覆盖半导体芯片20的周围而进行保护。
[0015]半导体芯片30例如是包含NAND型闪速存储器的存储器芯片。半导体芯片30在其表面(上表面)具有半导体元件(未图示)。半导体元件例如可以是存储单元阵列及其周边电路(CMOS电路)。存储单元阵列也可以是三维配置多个存储单元而成的立体型存储单元阵列。另外，在半导体芯片30上经由粘接层41粘接有半导体芯片31。在半导体芯片31上经由粘接层42粘接有半导体芯片32。在半导体芯片32上经由粘接层43粘接有半导体芯片33。半导体芯片31～33例如与半导体芯片30同样，是包含NAND型闪速存储器的存储器芯片。半导体芯片30～33也可以是相同的存储器芯片。在图中，除了作为控制器芯片的半导体芯片20之外，还层叠有4个作为存储器芯片的半导体芯片30～33。但是，半导体芯片的层叠数可以是3以下，也可以是5以上。
[0016]间隔件50例如设置在半导体芯片20的侧面。间隔件50经由粘接层60粘接在布线基板10的表面(上表面)。粘接层60设置在布线基板10与间隔件50之间。间隔件51设置在半导体芯片2本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，具备：基板，其具有第一面和设置在所述第一面上的多个导电连接部；以及半导体芯片，其具有与所述第一面相对的第二面、和设置在所述第二面上并分别与多个所述导电连接部电连接的多个连接凸块，配置于配置所述半导体芯片的所述第一面上的芯片区域中的芯片外周区域的所述导电连接部，具有与配置在所述芯片区域中的芯片中心区域的所述导电连接部不同的厚度。2.根据权利要求1所述的半导体装置，其中，配置在所述芯片外周区域的所述导电连接部比配置在所述芯片中心区域的所述导电连接部厚。3.根据权利要求1所述的半导体装置，其中，在多个所述导电连接部中，所述导电连接部的厚度的最大值与最小值之差在约3μm～约20μm的范围内。4.根据权利要求1所述的半导体装置，其中，所述基板还具有多个柱状电极，该多个柱状电极以在所述第一面的法线方向上延伸的方式设置，并且分别与多个所述导电连接部电连接，配置在所述芯片中心区域的所述导电连接部以从所述法线方向观察时与所述柱状电极重叠的方式配置，配置在所述芯片外周区域的所述导电连接部以从所述法线方向观察时远离所述柱状电极的方式配置。5.根据权利要求1所述的半导体装置，其中，所述基板还具有多个柱状电极，该多个柱状电极以在所述第一面的法线方向上延伸的方式设置，并且分别与多个所述导电连接部电连接，配置在所述芯片中心区域的所述导电连接部以从所述法线方向观察时与所述柱状电极重叠的方式配置，配置在所述芯片外周区域的所述导电连接部的至少一部分以从所述法线方向观察时与所述柱状电极重叠的方式配置。6.根据权利要求1所述的半导体装置，其中，所述基板还具有多个柱状电极，该多个柱状电极以在所述第一面的法线方向上延伸的方式设置，并且分别与多个所述导电连接部电连接，所述柱状电极和所述导电连接部包含：第一金属层；以及第二金属层，其设置在所述第一金属层上方，并且不同于所述第一金属层。7.根据权利要求6所述的半导体装置，其中，所述第一金属层被设置到比所述第一面低的规定高度为止。8.根据权利要求6所述的半导体装置，其中，多个所述第一金属层的厚度大致相同。9.根据权利要求6所述的半导体装置，其中，配置在所述芯片外周区域的所述第一金属层具有与配置在所述芯片中心区域的所述第一金属层不同的厚度。
10.根据权利要求6所述的半导体装置，其中，在所述第一金属层和所述第二金属层之间，材料以及杂质的浓度和种类中的至少一个是不同的。11.根据权利要求1所述的半导体装置，其中，所述基板还具有多个柱状电极，该多个柱状电极以在所述第一面的法线方向上延伸的方式设置，并且分别与多个所述导电连接部电连接，所述柱状电极和所述导电连接部...
【专利技术属性】
技术研发人员：筑山慧至，青木秀夫，大田洋，山田朋恭，高桥祐树，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。