通过使用极紫外掩模在半导体衬底上形成半导体器件的图案的方法技术

一种形成半导体器件的图案的方法，包括：制备包括单元区和外部区的半导体衬底；在半导体衬底上施加光刻胶；将从极紫外(EUV)掩模反射的EUV光照射到光刻胶上；在单元区和外部区中形成光刻胶图案；以及使用光刻胶图案作为蚀刻掩模来蚀刻半导体衬底。EUV掩模包括：EUV掩模的在第一区域中的多个主图案，第一区域与单元区相对应；以及EUV掩模的在第二区域中的第一通道和第二通道，第二区域与外部区相对应，其中，第一通道和第二通道围绕多个主图案，其中，第一通道具有线和空间图案，并且第二通道具有突出图案。具有突出图案。具有突出图案。

【技术实现步骤摘要】
通过使用极紫外掩模在半导体衬底上形成半导体器件的图案的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月5日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0131964的优先权，其全部公开内容通过引用合并于此。


[0003]本专利技术构思涉及形成半导体器件的图案的方法，并且更具体地，涉及通过使用极紫外(EUV)掩模在半导体衬底上形成半导体器件的图案的方法。

技术介绍

[0004]通常，包括曝光和显影工艺的光刻技术用于在半导体衬底上形成半导体器件。最近，根据半导体器件的小型化趋势，在半导体衬底上形成精细光刻胶图案时，可以使用极紫外(EUV)光作为曝光装置的光源。通常，在这样的EUV曝光装置中使用EUV掩模使得重叠曝光被执行，并且作为重叠曝光的结果，精细光刻胶图案形成在半导体衬底上。为了形成重叠曝光，已经开发了各种方法来设计EUV掩模中的准确掩模图案。

技术实现思路

[0005]根据本专利技术构思的示例性实施例，一种形成半导体器件的图案的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的图案的方法，所述方法包括：制备半导体衬底，在所述半导体衬底上设置有单元区和围绕所述单元区的外部区；在所述半导体衬底上施加光刻胶；将从极紫外EUV掩模反射的EUV光照射到所述光刻胶上；通过对所述光刻胶进行显影，在所述单元区和所述外部区中形成光刻胶图案；以及使用所述光刻胶图案作为蚀刻掩模来蚀刻所述半导体衬底，其中，所述EUV掩模包括：所述EUV掩模的在第一区域中布置的多个主图案，所述第一区域在第一方向和基本垂直于所述第一方向的第二方向上与所述单元区相对应；以及所述EUV掩模的在第二区域中的第一通道和第二通道，所述第二区域与所述外部区相对应，其中，所述第一通道和所述第二通道围绕所述多个主图案，其中，所述第一通道沿所述第一方向延伸并且具有线和空间图案，并且所述第二通道沿所述第二方向延伸并且具有突出图案。2.根据权利要求1所述的方法，其中，所述多个主图案被布置为蜂窝结构，其中，所述多个主图案中位于六边形的顶点处的第一主图案和所述多个主图案中位于所述六边形的中心点处的第二主图案形成第一六边形结构，其中，位于所述第一六边形结构的顶点处的所述第一主图案成为所述多个主图案中分别位于第二六边形结构至第七六边形结构的中心点处的第二主图案，其中，所述第一六边形结构至所述第七六边形结构彼此不同，并且其中，位于所述第二六边形结构的中心点处的所述第二主图案与第三六边形结构共享作为所述多个主图案中位于所述第三六边形结构的顶点处的第一主图案。3.根据权利要求1所述的方法，其中，与所述EUV掩模的所述多个主图案相对应地，在所述半导体衬底的所述单元区中形成多个圆形光刻胶图案。4.根据权利要求1所述的方法，其中，与所述EUV掩模的所述第一通道和所述第二通道相对应地，在所述半导体衬底的所述外部区中形成闭合的正方形坝形状的光刻胶图案。5.根据权利要求4所述的方法，其中，与所述第一通道相邻的所述多个主图案沿所述第一方向布置。6.根据权利要求4所述的方法，其中，与所述第二通道相邻的所述多个主图案沿所述第二方向以交替布置的方式布置。7.根据权利要求1所述的方法，其中，当从所述EUV掩模反射的所述EUV光与在所述半导体衬底上形成的所述光刻胶重叠并且照射所述光刻胶N次时，所述EUV光的量超过与所述第一通道和所述第二通道相对应的所述光刻胶中的阈值光量，其中，N为2或更大的整数。8.根据权利要求7所述的方法，其中，通过将所述EUV掩模从所述半导体衬底的中心点沿不同方向移动，所述光刻胶以与所述阈值光量相对应的剂量的1/N的EUV光剂量重叠并照射N次。9.根据权利要求1所述的方法，其中，所述第一通道的所述线和空间图案包括至少两个线图案。10.根据权利要求1所述的方法，其中，所述第二通道的所述突出图案包括第一突出部和第二突出部，其中，所述第一突出部朝向所述多个主图案...

【专利技术属性】
技术研发人员：金基盛，朴商五，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：