自对准栅极切口结构制造技术

本文提供的技术用以形成具有自对准栅极切口结构的半导体装置。在示例中，相邻半导体装置均包括在源极区域和漏极区域之间延伸的半导体区域以及在相邻半导体装置的半导体区域之上延伸的栅极层。包括电介质材料的栅极切口结构在相邻半导体装置之间中断该栅极层。由于形成栅极切口结构的工艺的原因，栅极切口结构与相邻半导体装置中的一个的半导体区域之间的距离基本等同于栅极切口结构与相邻半导体装置中的另一个的半导体区域之间的距离(例如，相对于其处于1.5nm以内)。相对于其处于1.5nm以内)。相对于其处于1.5nm以内)。

【技术实现步骤摘要】
自对准栅极切口结构


[0001]本公开涉及集成电路，并且更具体地涉及栅极切口结构。

技术介绍

[0002]随着集成电路在尺寸上不断地缩小，出现了很多挑战。例如，变得越来越难以缩小存储器和逻辑单元的尺寸。光刻技术的某些方面可能给某些结构能够达到的对准精确程度带来了物理限制。对准误差可能导致低成品率，和/或使装置的操作相对于彼此略有不同，而这可能导致定时误差或其他故障。相应地，在半导体装置的结构对准方面仍有很多不可忽视的挑战。
附图说明
[0003]图1是根据本公开的实施例的示出在相邻装置之间自对准的一个或多个栅极切口结构的一些半导体装置的截面图。
[0004]图2A
‑
2L
’
是示出了根据本公开的实施例的用于形成被配置有一个或多个自对准栅极切口结构的集成电路的示例性工艺中的各种阶段的截面图。
[0005]图3示出了根据本公开的一些实施例的包含一个或多个半导体管芯的芯片封装的截面图。
[0006]图4是根据本公开的实施例的用于具有自对准栅极切口结构的半导体装置的制作工艺的流程图。
[0007]图5示出了根据本公开的实施例的包括一个或多个本文以各种方式描述的集成电路的计算系统。
[0008]尽管下文的具体实施方式将在参考例示性实施例的情况下继续进行，但是所述实施例的很多替代方案、修改和变化根据本公开将是显而易见的。还将认识到，附图未必是按比例绘制的，也并非意在使本公开局限于所示的具体构造。例如，尽管一些附图大致指示了理想的直线、直角和平滑表面，但是鉴于所使用的处理设备和技术的现实世界局限性，集成电路结构的实际实施可能具有不太理想的直线和直角，并且一些特征可能具有表面形貌或在其他情况下是非平滑的。
具体实施方式
[0009]本文提供的技术用以形成具有自对准栅极切口结构的半导体装置。所述技术可以被用到任何数量的集成电路应用中，并且对于逻辑单元和存储器单元(例如，使用finFET或栅极全环绕晶体管的那些单元)是特别有用的。在示例中，相邻半导体装置均包括在源极区域和漏极区域之间延伸的半导体区域以及在相邻半导体装置的半导体区域之上延伸的栅极层。包括电介质材料的栅极切口结构在相邻半导体装置之间使该栅极层中断，因而将一个半导体装置的栅极与另一半导体装置的栅极隔离。由于形成栅极切口结构的工艺的原因，该栅极切口结构与相邻半导体装置中的一个半导体装置的半导体区域之间的距离基本
上等同于该栅极切口结构与相邻半导体装置中的另一个半导体装置的半导体区域之间的距离(例如，这两个距离相对于彼此处于1nm以内或更接近的示例性情况)。使用常规掩模技术几乎不可能一贯地实现该高度准确的对准。考虑到本公开，很多变型和实施例将是显而易见的。
[0010]一般概述
[0011]如前文所指出的，仍有很多关于特定半导体结构的对准的不可忽视的挑战。更详细而言，通常在相邻半导体装置之间提供栅极切口结构，以将跨越相邻半导体装置中的每个半导体装置的栅极层隔离。相应地，栅极切口结构对于集成电路的形成很重要，其用以成功地使两个装置的栅极相互隔离。理想地，栅极切口结构将被置于相邻半导体装置之间的正中间，以确保围绕所述半导体装置的半导体区域中的每个半导体区域的所有侧面具有相同量的栅极材料。然而，在实践中，这一点难以实现，因为掩模和光刻工艺期间的对准容差往往使栅极切口被形成得更靠近一个半导体区域(相较于另一半导体区域)。此外，由于一些其他掩模限制的原因，栅极切口结构典型地在跨越集成电路的任何位置上都只有一个尺寸。
[0012]因而，根据本公开的实施例，本文提供了形成自对准栅极切口结构的技术，其不依赖于常规光刻技术所带来的限制。在半导体装置的形成期间，间隔体结构形成在相邻半导体鳍状物的侧壁上，从而在间隔体结构之间形成被自对准为在相邻半导体鳍状物之间居中的区域。可以用相对于间隔体使用的材料具有充分的蚀刻选择性的牺牲材料来填充该区域，以便选择性地去除牺牲材料，并用适当的栅极切口材料(例如氮化硅)替换该牺牲材料。最终，所得到的栅极切口结构在第一和第二相邻半导体装置之间自对准，使得栅极切口结构与第一半导体装置的半导体区域之间的距离基本上等同于栅极切口结构与第二半导体装置的半导体区域之间的距离。如本文所使用的，根据一些实施例，基本上彼此等同的距离相对于彼此处于1.5nm以内，例如，所述距离相对于彼此处于1nm或更小值以内的示例性情况，或者所述距离相对于彼此处于0.5nm或更小值以内的示例性情况。在任何这样的情况下，可以在一致的高度上或者在其他情况下在穿过半导体区域中的每者以及栅极切口结构的同一假想水平平面内(例如，在栅极切口结构的三分之一点或中点处，或者在鳍状物的栅控部分的中点处)测量所述距离。此外，所公开的用于形成栅极切口结构的工艺获得了能够依据相邻半导体装置之间的距离而跨越集成电路具有不同宽度的栅极切口结构。
[0013]根据实施例，一种集成电路包括：具有在第一源极区域和第一漏极区域之间延伸的第一半导体区域的第一半导体装置；以及具有在第二源极区域和第二漏极区域之间延伸的第二半导体区域的第二半导体装置。集成电路还包括：包括在第一半导体区域和第二半导体区域之上延伸的导电材料的栅极层；以及包括电介质材料的栅极切口结构。栅极切口结构位于第一半导体装置和第二半导体装置之间，使得该栅极切口结构中断该栅极层，其中，该栅极切口结构与第一半导体区域之间的第一距离基本上等同于该栅极切口结构与第二半导体区域之间的第二距离(例如，这两个距离相对于彼此处于1nm以内或更近的示例性情况)。
[0014]根据另一实施例，一种形成集成电路的方法包括：形成包括第一半导体材料的第一鳍状物和包括第二半导体材料的第二鳍状物，其中，第一鳍状物和第二鳍状物彼此平行延伸，第一鳍状物具有位于第一鳍状物的顶表面上的第一帽结构，并且第二鳍状物具有位
于第二鳍状物的顶表面上的第二帽结构；至少在第一鳍状物的面向第二鳍状物的第一侧上形成包括第一材料的第一间隔体结构，并且至少在第二鳍状物的面向第一鳍状物的第二侧上形成包括该第一材料的第二间隔体结构；将不同于第一材料的第二材料沉积到第一和第二间隔体结构之间的区域中；去除帽结构，并且将第一材料沉积到第一鳍状物和第二鳍状物的顶表面上；从第一和第二间隔体结构之间去除所述第二材料；将电介质材料沉积到第一和第二间隔体结构之间的区域中；以及在第一半导体材料之上和第二半导体材料之上形成栅极，其中，电介质材料使栅极在第一半导体材料和第二半导体材料之间中断。
[0015]该技术可以与任何类型的非平面晶体管结合使用，这样的晶体管包括finFET(有时称为双栅极晶体管或三栅极晶体管)或者纳米线和纳米带晶体管(有时称为栅极全环绕晶体管)，这里仅列举了几个示例。源极区域和漏极区域可以是(例如)给定鳍状物或衬底的掺杂部分，或者在蚀刻和替换源极/漏极形成工艺期间沉积的外延区域。源极区域和漏极区域中的掺杂剂类型将取决于对应晶体管的极性。可以用先栅极或后栅极工艺(有时称为替换金属栅极或RMG工艺)实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：具有在第一源极区域和第一漏极区域之间延伸的第一半导体区域的第一半导体装置；具有在第二源极区域和第二漏极区域之间延伸的第二半导体区域的第二半导体装置；包括导电材料的栅极层，所述栅极层在所述第一半导体区域和所述第二半导体区域之上延伸；以及包括电介质材料的栅极切口结构，所述栅极切口结构位于所述第一半导体装置和所述第二半导体装置之间，使得所述栅极切口结构中断所述栅极层，其中，所述栅极切口结构与所述第一半导体区域之间的第一距离基本上等同于所述栅极切口结构与所述第二半导体区域之间的第二距离。2.根据权利要求1所述的集成电路，其中，所述第一半导体区域是包括硅或锗或两者的第一鳍状物，并且所述第二半导体区域是包括硅或锗或两者的第二鳍状物，所述第一鳍状物被定向为平行于所述第二鳍状物。3.根据权利要求1所述的集成电路，其中，所述第一半导体区域包括第一多个半导体纳米带，并且所述第二半导体区域包括第二多个半导体纳米带。4.根据权利要求3所述的集成电路，其中，所述第一多个半导体纳米带和所述第二多个半导体纳米带包括锗、硅或两者。5.根据权利要求1所述的集成电路，其中，所述第一半导体装置和所述第二半导体装置位于衬底上或者上方，并且所述集成电路还包括位于所述衬底内或下方并且位于所述栅极切口结构下方的掩埋导电层。6.根据权利要求1所述的集成电路，其中，所述电介质材料包括硅和氮或者包括硅和氧。7.根据权利要求1所述的集成电路，其中，所述栅极切口结构是第一栅极切口结构，并且所述集成电路还包括位于所述第二半导体装置与第三半导体装置之间的第二栅极切口结构。8.根据权利要求7所述的集成电路，其中，所述第一栅极切口结构具有第一宽度，并且所述第二栅极切口结构具有小于所述第一宽度的第二宽度。9.根据权利要求1
‑
8中任一项所述的集成电路，其中，所述栅极切口结构与所述第一半导体区域之间的所述第一距离和所述栅极切口结构与所述第二半导体区域之间的所述第二距离相差1nm以内。10.根据权利要求1
‑
8中任一项所述的集成电路，其中，所述栅极切口结构与所述第一半导体区域之间的所述第一距离和所述栅极切口结构与所述第二半导体区域之间的所述第二距离相差5埃以内。11.根据权利要求1
‑
8中任一项所述的集成电路，其中，所述栅极切口结构具有处于大约5nm和大约20nm之间的宽度。12.一种印刷电路板，包括根据权利要求1
‑
8中任一项所述的集成电路。13.一种电子装置，包括：包括一个或多个管芯的芯片封装，所述一个或多个管芯中的至少一者包括：具有在第一源极区域和第一漏极区域之间延伸的第一半导体区域的第一半导体装置，具有在第二源极区域和第二漏极区域之间延伸的第二半导体区域的第二半导体装置，
包括导电材料的栅极层，所述栅极层在所述第一半导体区域和所述第二半导体区域之上延伸，以及包括电介质材料的栅极切口结构，所述栅极切口结构位于所述第一半导体装置和所述第二半导体装置之间，使得所述栅极切口结构中断所述栅极层，其中，所述栅极切口结构与所述第一半导体区域之间的第一距离和所述栅极切口结构与所述第二半导体区域之间的第二距离相差1.5nm以内，其中，所述第一距离和所述第二距离中的每者...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：