一种半导体器件的制作方法及集成电路的制作方法技术

本发明专利技术提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF

【技术实现步骤摘要】
一种半导体器件的制作方法及集成电路的制作方法


[0001]本专利技术涉及半导体
，更为具体地说，涉及一种半导体器件的制作方法及集成电路的制作方法。

技术介绍

[0002]随着射频电路工作频率与集成度的提高，常规CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)使用的低阻衬底具有较大的损耗和串扰，较难实现射频性能优异的器件与电路。SOI(Silicon on Insulator，绝缘体上硅)技术克服传统体硅材料的不足，具有低功耗，低串扰和低寄生电容等良好高频性能而被广泛使用在RF产品制造中。基于SOI衬底对射频CPW(Coplanar waveguide，共平面波导)的研究显示，底层硅电阻率越大，传输损耗，串扰都将减少，因此用SOI衬底来做RF(Radio Frequency，射频)产品的底层硅电阻都很高。
[0003]但是，由于RF
‑
SOI衬底的阻值超高，参杂浓度低，经常会出现因为制程过程中出现热施体缺陷(Oxygen Cluster induced Electrons added to the substrate)而造成的RF
‑
SOI衬底的半导体类型反转(如P型转换为N型)以及硅电阻降低等问题。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种半导体器件的制作方法及集成电路的制作方法，有效解决现有技术存在的技术问题，消除RF
‑
SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题，保证采用RF
‑
SOI衬底制备的半导体器件及集成电路的性能高。
[0005]为实现上述目的，本专利技术提供的技术方案如下：
[0006]一种半导体器件的制作方法，包括：
[0007]提供RF
‑
SOI衬底；
[0008]在所述RF
‑
SOI衬底上形成功能部件；
[0009]在工艺温度为400
‑
500℃条件下，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层；
[0010]在工艺温度范围为600
‑
700℃条件下进行热处理；
[0011]在所述功能部件背离所述RF
‑
SOI衬底一侧、且未被所述SAB层覆盖的至少部分区域形成金属硅化物层。
[0012]可选的，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层，包括：
[0013]在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB材料层；
[0014]在所述SAB材料层背离所述RF
‑
SOI衬底一侧进行光刻处理，形成具有预定图案的掩膜层；
[0015]对所述SAB材料层进行刻蚀处理并去除所述掩膜层后形成所述SAB层。
[0016]可选的，所述刻蚀处理为干法刻蚀处理或湿法刻蚀处理。
[0017]可选的，所述半导体器件包括CMOS器件。
[0018]相应的，本专利技术还提供了一种集成电路的制作方法，包括：
[0019]提供RF
‑
SOI衬底；
[0020]在所述RF
‑
SOI衬底上形成功能部件；
[0021]在工艺温度为400
‑
500℃条件下，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层；
[0022]在工艺温度范围为600
‑
700℃条件下进行热处理；
[0023]在所述功能部件背离所述RF
‑
SOI衬底一侧、且未被所述SAB层覆盖的至少部分区域形成金属硅化物层；
[0024]进行金属连线工艺。
[0025]可选的，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层，包括：
[0026]在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB材料层；
[0027]在所述SAB材料层背离所述RF
‑
SOI衬底一侧进行光刻处理，形成具有预定图案的掩膜层；
[0028]对所述SAB材料层进行刻蚀处理并去除所述掩膜层后形成所述SAB层。
[0029]可选的，所述刻蚀处理为干法刻蚀处理或湿法刻蚀处理。
[0030]可选的，所述功能部件包括COMS器件的功能部件。
[0031]相较于现有技术，本专利技术提供的技术方案至少具有以下优点：
[0032]本专利技术提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF
‑
SOI衬底；在所述RF
‑
SOI衬底上形成功能部件；在工艺温度为400
‑
500℃条件下，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层；在工艺温度范围为600
‑
700℃条件下进行热处理；在所述功能部件背离所述RF
‑
SOI衬底一侧、且未被所述SAB层覆盖的至少部分区域形成金属硅化物层。
[0033]由上述内容可知，本专利技术提供的技术方案，通过在工艺温度范围为600
‑
700℃条件下，对制备中的半导体器件进行热处理，进而能够消除RF
‑
SOI衬底出现的热施体缺陷，避免RF
‑
SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题的出现，保证采用RF
‑
SOI衬底制备的半导体器件及集成电路的性能高。
附图说明
[0034]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0035]图1为本专利技术实施例提供的一种半导体器件的制作方法的流程图；
[0036]图2a
‑
图2d为图1中各步骤相应的结构示意图；
[0037]图3为本专利技术实施例提供的一种SAB层的制作方法的流程图；
[0038]图4为本专利技术实施例提供的一种集成电路的制作方法的流程图。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0040]正如
技术介绍
所述，随着射频电路工作频率与集成度的提高，常规CMOS(Complementary Metal Oxide Semiconductor，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供RF
‑
SOI衬底；在所述RF
‑
SOI衬底上形成功能部件；在工艺温度为400
‑
500℃条件下，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层；在工艺温度范围为600
‑
700℃条件下进行热处理；在所述功能部件背离所述RF
‑
SOI衬底一侧、且未被所述SAB层覆盖的至少部分区域形成金属硅化物层。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB层，包括：在所述功能部件背离所述RF
‑
SOI衬底一侧形成SAB材料层；在所述SAB材料层背离所述RF
‑
SOI衬底一侧进行光刻处理，形成具有预定图案的掩膜层；对所述SAB材料层进行刻蚀处理并去除所述掩膜层后形成所述SAB层。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述刻蚀处理为干法刻蚀处理或湿法刻蚀处理。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件包括CMOS器件。5.一种集成电路...

【专利技术属性】
技术研发人员：丁文波，叶甜春，罗军，李彬鸿，王云，
申请(专利权)人：锐立平芯微电子广州有限责任公司，
类型：发明
国别省市：