一种降低微波单片集成电路驻波比的地线布图图形制造技术

本发明专利技术公开了一种降低微波单片集成电路（ＭＭＩＣ）驻波比的地线布图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为ｚ形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。利用本发明专利技术，降低了因金属跳线的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比较方便安装调整驻波比所需的元件，不会带来太大的寄生电感，进而降低了输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提高了ＭＭＩＣ单片测试的成功率。

【技术实现步骤摘要】

本专利技术涉及印刷电路板(PCB)或版图(layout)布线
，尤 其涉及一种降低微波单片集成电路(MMIC)驻波比的地线布形。
技术介绍
随着大规模集成电路的特征尺寸越来越小，印刷电路板(PCB)或版 图(layout)中寄生电容、寄生电感、电阻都对集成电路的性能产生着越 来越大的影响。虽然在理想的情况下，接地平面所处电势应该是一个等电位的电势为 0的接地平面，但是由于在印刷电路板(PCB)或版图(layout)地线布局 中，由于寄生电容、寄生电感、电阻的影响，当地线布局不周，或者地线 远离被测元件(DUT)时会产生很大的电磁场干扰，导致被测元件性能的 变坏甚至是完全失效。因此，地线布局在大规模集成电路测试时，特别是输入输出端除了需要计算接地通孔与信号微带之间的距离以外，对于信号微带的宽度、信号 微带与接地平面之间的距离都有严格的要求。在地线布局方面，首先考虑的是采用何种接地方式。 一般来说接地结 构分为系统地，模拟地，数字地，屏蔽地。按接地方式来说分为单点接地， 多点接地，复合接地，悬浮接地。对于MMIC而言， 一般所使用的印刷电 路板均为双面板，并且地平面所占面积较大，本文档来自技高网...

【技术保护点】
一种降低微波单片集成电路ＭＭＩＣ驻波比的地线布图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为ｚ形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱旻，张海英，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]