GaN功率器件制造技术

本公开公开了具有改善的结构以具有提高的电流密度的GaN功率器件。GaN功率器件包括：GaN层；第一电极和第二电极，以其间具有分离区域的方式形成在GaN层上；AlGaN层，在分离区域中形成在GaN层上；栅电极，以与第一电极和第二电极分离的方式形成在AlGaN层之上；以及2DEG层，在栅电极和第二电极之间的区域中形成在AlGaN层与GaN层的界面处。AlGaN层与GaN层的界面处。AlGaN层与GaN层的界面处。

【技术实现步骤摘要】
GaN功率器件


[0001]本公开涉及氮化镓(以下称为“GaN”)功率器件，并且更具体地，涉及具有改善的结构以具有提高的电流密度的GaN功率器件。

技术介绍

[0002]近来，对GaN功率器件的开发正在积极地进行中。
[0003]GaN功率器件可以构造成使得GaN层和AlGaN层依次堆叠在衬底之上并且AlGaN层用作电子传输层。
[0004]GaN功率器件可以包括形成在GaN层与AlGaN层的结合界面处的二维电子气(以下称为“2DEG”)层。
[0005]由于GaN具有高击穿场强和高饱和电子速度的特性，所以具有所述结构的GaN功率器件可以用于高效开关器件的构造或高耐压功率器件的构造。
[0006]GaN功率器件需要设计成具有根据高功率的高电流密度。
[0007]具有有限的芯片尺寸的GaN功率器件难以增加GaN功率器件的电流密度。
[0008]此外，如果增加GaN功率器件的沟道尺寸以具有高电流密度，则发生GaN功率器件的芯片尺寸增加的问题。

技术实现思路

[0009]各种实施方式旨在提供在有限的芯片尺寸下具有高电流密度的GaN功率器件。
[0010]此外，各种实施方式旨在提供在不增加芯片尺寸的情况下具有高电流密度的GaN功率器件。
[0011]在实施方式中，GaN功率器件可以包括：GaN层；第一电极和第二电极，以其间具有分离区域的方式形成在GaN层上；AlGaN层，在分离区域中形成在GaN层上；栅电极，以与第一电极和第二电极分离的方式形成在AlGaN层之上；以及2DEG层，在栅电极和第二电极之间的区域中形成在AlGaN层与GaN层的界面处。在2DEG层之下在GaN层中可以形成有至少一个凹面，且界面和2DEG层可以沿着凹面形成。
[0012]在另一实施方式中，GaN功率器件可以包括：GaN层；第一电极和第二电极，以其间具有分离区域的方式形成在GaN层上；AlGaN层，在分离区域中形成在GaN层上；栅电极，以与第一电极和第二电极分离的方式形成在AlGaN层之上；以及2DEG层，在栅电极和第二电极之间的区域中形成在AlGaN层与GaN层的界面处。在2DEG层之下在GaN层中可以形成有至少一个凸面，且界面和2DEG层可以沿着凸面形成。
[0013]本公开的GaN功率器件能够通过改变GaN层与AlGaN层的界面结构来增加形成有2DEG层的区域。
[0014]因此，本公开的GaN功率器件的优点在于，GaN功率器件能够设计成即使在有限的芯片尺寸下也具有高电流密度。
[0015]此外，本公开的GaN功率器件的优点在于，GaN功率器件能够设计成在不增加芯片
尺寸的情况下具有高电流密度。
附图说明
[0016]图1是根据本公开的优选实施方式的GaN功率器件的剖视图。
[0017]图2是根据本公开的另一实施方式的GaN功率器件的剖视图。
[0018]图3是根据本公开的又一实施方式的GaN功率器件的剖视图。
[0019]图4是根据本公开的又一实施方式的GaN功率器件的剖视图。
[0020]图5是示出根据本公开的实施方式的布局的示例的平面图。
[0021]图6是示出根据本公开的实施方式的布局的另一示例的平面图。
[0022]图7是示出根据本公开的实施方式的布局的又一示例的平面图。
具体实施方式
[0023]本公开的GaN功率器件利用GaN的特性来实施。
[0024]GaN可以具有比硅更高的带隙，并且可以具有高的击穿场强和同样高的饱和电子速度。
[0025]GaN功率器件可以具有高浓度的2DEG层。使用2DEG层的GaN功率器件保持正常导通。
[0026]可以参考图1描述根据本公开的优选实施方式的GaN功率器件。
[0027]图1的GaN功率器件被示为具有晶体管结构，并且包括栅极、漏极和源极作为GaN功率器件的端子。由于所述结构，图1的GaN功率器件可以通过2DEG层保持正常导通。可以理解，GaN功率器件的导通状态通过栅电极的电压来控制。
[0028]GaN功率器件100可以形成在硅衬底10上。
[0029]缓冲层20可以构造在硅衬底10上。缓冲层20可以包括依次形成在硅衬底10之上的AlN成核层22和AlGaN/GaN缓冲层24。AlN意指氮化铝。此外，AlGaN/GaN缓冲层24意指使用AlGaN材料或GaN材料形成的缓冲层。此外，AlGaN意指氮化铝镓。
[0030]构造缓冲层20以便使GaN层30生长在硅衬底10之上。
[0031]如果诸如GaN层30的氮化物系薄膜生长在硅衬底10之上，则由于硅衬底10和氮化物系薄膜之间的晶格常数失配，位错密度可能会增加，并且由于因热膨胀系数的差异而出现拉伸应力，可能会出现裂纹。氮化物系薄膜需要缓冲层20以便具有高结晶性并且在不出现裂纹的情况下生长在硅衬底10之上。
[0032]包括AlN成核层22和AlGaN/GaN缓冲层24的缓冲层20仅仅是一个示例，并且可以根据制造者的意图而不同地实现。
[0033]此外，GaN层30可以形成在缓冲层20上。
[0034]GaN层30可以被理解为未在其上执行预期的杂质掺杂的层。因此，GaN层30可以被理解为N型半导体。此外，GaN层30可以被理解为电子传输层。
[0035]第一电极、第二电极和AlGaN层40可以形成在GaN层30上。在这种情况下，第一电极可以被示为源电极S，且第二电极可以被示为漏电极D。
[0036]源电极S和漏电极D可以形成为在其间具有分离区域SD。此外，AlGaN层40可以在分离区域SD中形成在GaN层30上。
[0037]AlGaN层40可以被理解为电子供应层。
[0038]栅电极G可以形成在AlGaN层40之上。栅电极G优选构造成与源电极S和漏电极D分离。
[0039]例如，栅电极G、源电极S和漏电极D可以通过金(Au)、铝(Al)或铂(Pt)的沉积来形成。
[0040]盖层60可以形成在栅电极G和AlGaN层40之间。盖层60可以构造为以预设的浓度掺杂P型杂质(例如，镁(Mg))的P型半导体。也就是说，盖层60可以使用P型GaN来形成。
[0041]由于所述构造，栅电极G和漏电极D之间的沟道形成在盖层60和漏电极D之间。因此，栅电极G和漏电极D之间的区域可以被理解为图1中的GD所指示的区域。
[0042]2DEG层50形成在GaN层30与AlGaN层40的界面处。2DEG层50可以形成在属于GaN层30与AlGaN层40的界面的区域中，并且可以设置在源电极S和栅电极G之间的区域以及栅电极G和漏电极D之间的区域GD中。2DEG层50不形成在栅电极G之下的区域中。
[0043]2DEG层50可以被理解为其中已经生成了2DEG的层。2DEG层50在GaN层30与AlGaN层40的界面处具有二维的形状，并且因此可以保证电子的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN功率器件，包括：GaN层；第一电极和第二电极，以其间具有分离区域的方式形成在所述GaN层上；AlGaN层，在所述分离区域中形成在所述GaN层上；栅电极，以与所述第一电极和所述第二电极分离的方式形成在所述AlGaN层之上；以及2DEG层，在所述栅电极和所述第二电极之间的区域中形成在所述AlGaN层与所述GaN层的界面处，其中，在所述2DEG层之下在所述GaN层中形成有至少一个凹面，以及所述界面和所述2DEG层沿着所述凹面形成。2.根据权利要求1所述的GaN功率器件，其中，所述凹面通过蚀刻由倒三角形沟槽构成。3.根据权利要求1所述的GaN功率器件，其中，所述凹面通过蚀刻由矩形沟槽构成。4.根据权利要求1所述的GaN功率器件，其中，所述凹面的平面图案具有平行于所述栅电极和所述第二电极的条形图案。5.根据权利要求1所述的GaN功率器件，其中，所述凹面的平面图案具有设置在与所述栅电极和所述第二电极交叉的方向上的条形图案。6.根据权利要求1所述的GaN功率器件，其中，多个所述凹面在所述2DEG层之下形成在所述GaN层中，以及多个所述凹面设置成在所述栅电极和所述第二电极之间的平面上彼此分离。7.根据权利要求6所述的GaN功率器件，其中，多个所述凹面设置成在所述栅电极和所述第二电极之间以在所述平面上形成矩阵结构的方式彼此分离。8.一种Ga...

【专利技术属性】
技术研发人员：尹章铉，
申请(专利权)人：LX半导体科技有限公司，
类型：发明
国别省市：