锁存器及驱动方法、页缓冲器、存储器装置和存储器系统制造方法及图纸

本公开实施例提供锁存器及驱动方法、页缓冲器、存储器装置和存储器系统。锁存器包括：数据锁存单元、数据输入单元、电流控制单元和感测晶体管；其中，数据锁存单元包括：反向连接的第一反相器和第二反相器；两个反相器的连接点分别为第一节点和第二节点；数据输入单元包括：控制端子分别和第一输入端、第二输入端连接的第一晶体管、第二晶体管；电流控制单元包括：控制端子分别和第一输入端、第二输入端连接的第三晶体管、第四晶体管，第三晶体管的第二端子和第一反相器连接；第四晶体管的第二端子和第二反相器连接；感测晶体管的控制端子和感测节点连接，感测晶体管的第一端子和第一晶体管的第二端子、第二晶体管的第二端子连接。第二晶体管的第二端子连接。第二晶体管的第二端子连接。

【技术实现步骤摘要】
锁存器及驱动方法、页缓冲器、存储器装置和存储器系统


[0001]本公开实施例涉及半导体
，尤其涉及锁存器及驱动方法、页缓冲器、存储器装置和存储器系统。

技术介绍

[0002]最近，已经开发了三维结构的非易失性存储器装置(例如，垂直NAND存储器装置)，以增大非易失性存储器装置的集成度和存储容量。非易失性存储器装置包括存储单元阵列和外围电路，其中，外围电路包括页缓冲器，页缓冲器通过位线连接至存储单元阵列。页缓冲器可以存储(例如，临时存储)将要被编程在存储单元阵列的选定存储页中的数据或者从存储单元阵列的选定存储页读取数据。

技术实现思路

[0003]有鉴于此，本公开实施例为解决现有技术中存在的至少一个技术问题而提供锁存器及驱动方法、页缓冲器、存储器装置和存储器系统。
[0004]为达到上述目的，本公开的技术方案是这样实现的：
[0005]第一方面，本公开实施例提供一种锁存器，所述锁存器包括：数据锁存单元、数据输入单元、电流控制单元和感测晶体管；其中，
[0006]所述数据锁存单元包括：第一反相器和第二反相器；所述第一反相器的输出端和所述第二反相器的输入端连接，并连接至第一节点；所述第一反相器的输入端和所述第二反相器的输出端连接，并连接至第二节点；
[0007]所述数据输入单元包括：第一晶体管和第二晶体管，所述第一晶体管的控制端子和第一输入端连接，所述第一晶体管的第一端子和所述第一节点连接；所述第二晶体管的控制端子和第二输入端连接，所述第二晶体管的第一端子和所述第二节点连接；
[0008]所述电流控制单元包括：第三晶体管和第四晶体管，所述第三晶体管的控制端子和第一输入端连接，所述第三晶体管的第二端子和所述第一反相器连接；所述第四晶体管的控制端子和第二输入端连接；所述第四晶体管的第二端子和所述第二反相器连接；所述第三晶体管的第一端子、所述第四晶体管的第一端子和电源电压连接；
[0009]所述感测晶体管的控制端子和感测节点连接，所述感测晶体管的第一端子和所述第一晶体管的第二端子、所述第二晶体管的第二端子连接，所述感测晶体管的第二端子接地电压。
[0010]在一些实施例中，所述第一反相器包括第一P型晶体管和第一N型晶体管；所述第二反相器包括第二P型晶体管和第二N型晶体管；其中，
[0011]所述第一P型晶体管的控制端子和所述第二节点连接，所述第一P型晶体管的第一端子和所述第三晶体管的第二端子连接，所述第一P型晶体管的第二端子和所述第一节点连接；
[0012]所述第一N型晶体管的控制端子和所述第二节点连接，所述第一N型晶体管的第一
端子和所述第一节点连接，所述第一N型晶体管的第二端子接地电压；
[0013]所述第二P型晶体管的控制端子和所述第一节点连接，所述第二P型晶体管的第一端子和所述第四晶体管的第二端子连接，所述第二P型晶体管的第二端子和所述第二节点连接；
[0014]所述第二N型晶体管的控制端子和所述第一节点连接，所述第二N型晶体管的第一端子和所述第二节点连接，所述第二N型晶体管的第二端子接地电压。
[0015]在一些实施例中，所述第一晶体管、所述第二晶体管和所述感测晶体管为N型晶体管；
[0016]所述第三晶体管和所述第四晶体管为P型晶体管。
[0017]在一些实施例中，所述电流控制单元还包括：第五晶体管和第六晶体管；其中，
[0018]所述第五晶体管的控制端子和第三输入端连接，所述第五晶体管的第一端子和所述第一反相器连接，所述第五晶体管的第二端子接地电压；
[0019]所述第六晶体管的控制端子和第四输入端连接，所述第六晶体管的第一端子和所述第二反相器连接，所述第六晶体管的第二端子接地电压；
[0020]其中，所述第一输入端用于输入第一信号，所述第二输入端用于输入第二信号，所述第三输入端用于输入和所述第二信号互为反相信号的第三信号；所述第四输入端用于输入和所述第一信号互为反相信号的第四信号。
[0021]在一些实施例中，所述第一反相器包括第一P型晶体管和第一N型晶体管；所述第二反相器包括第二P型晶体管和第二N型晶体管；其中，
[0022]所述第一P型晶体管的控制端子和所述第二节点连接，所述第一P型晶体管的第一端子和所述第三晶体管的第二端子连接，所述第一P型晶体管的第二端子和所述第一节点连接；
[0023]所述第一N型晶体管的控制端子和所述第二节点连接，所述第一N型晶体管的第一端子和所述第一节点连接，所述第一N型晶体管的第二端子和所述第五晶体管的第一端子连接；
[0024]所述第二P型晶体管的控制端子和所述第一节点连接，所述第二P型晶体管的第一端子和所述第四晶体管的第二端子连接，所述第二P型晶体管的第二端子和所述第二节点连接；
[0025]所述第二N型晶体管的控制端子和所述第一节点连接，所述第二N型晶体管的第一端子和所述第二节点连接，所述第二N型晶体管的第二端子和所述第六晶体管的第一端子连接。
[0026]在一些实施例中，所述第五晶体管和所述第六晶体管为N型晶体管。
[0027]在一些实施例中，所述电流控制单元还包括：第七晶体管；其中，
[0028]所述第七晶体管的控制端子和第五输入端连接，所述第七晶体管的第一端子和所述数据锁存单元连接，所述第七晶体管的第二端子接地电压；
[0029]其中，所述第一输入端用于输入第一信号，所述第二输入端用于输入第二信号，所述第五输入端用于输入第五信号，所述第五信号为所述第一信号的反相信号和所述第二信号的反相信号进行逻辑与运算后的信号。
[0030]在一些实施例中，所述第一反相器包括第一P型晶体管和第一N型晶体管；所述第
二反相器包括第二P型晶体管和第二N型晶体管；其中，
[0031]所述第一P型晶体管的控制端子和所述第二节点连接，所述第一P型晶体管的第一端子和所述第三晶体管的第二端子连接，所述第一P型晶体管的第二端子和所述第一节点连接；
[0032]所述第一N型晶体管的控制端子和所述第二节点连接，所述第一N型晶体管的第一端子和所述第一节点连接，所述第一N型晶体管的第二端子和所述第七晶体管的第一端子连接；
[0033]所述第二P型晶体管的控制端子和所述第一节点连接，所述第二P型晶体管的第一端子和所述第四晶体管的第二端子连接，所述第二P型晶体管的第二端子和所述第二节点连接；
[0034]所述第二N型晶体管的控制端子和所述第一节点连接，所述第二N型晶体管的第一端子和所述第二节点连接，所述第二N型晶体管的第二端子和所述第七晶体管的第一端子连接。
[0035]在一些实施例中，所述第七晶体管为N型晶体管。
[0036]第二方面，本公开实施例提供一种锁存器的驱动方法，所述驱动方法应用于如上述技术方案中所述的锁存器；所述驱动方法包括：
[0037]若所述感测节点的电压小于翻转电压，当所述感测晶体管导通后，向所述第一输入端输入电源电压V本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁存器，其特征在于，所述锁存器包括：数据锁存单元、数据输入单元、电流控制单元和感测晶体管；其中，所述数据锁存单元包括：第一反相器和第二反相器；所述第一反相器的输出端和所述第二反相器的输入端连接，并连接至第一节点；所述第一反相器的输入端和所述第二反相器的输出端连接，并连接至第二节点；所述数据输入单元包括：第一晶体管和第二晶体管，所述第一晶体管的控制端子和第一输入端连接，所述第一晶体管的第一端子和所述第一节点连接；所述第二晶体管的控制端子和第二输入端连接，所述第二晶体管的第一端子和所述第二节点连接；所述电流控制单元包括：第三晶体管和第四晶体管，所述第三晶体管的控制端子和第一输入端连接，所述第三晶体管的第二端子和所述第一反相器连接；所述第四晶体管的控制端子和第二输入端连接；所述第四晶体管的第二端子和所述第二反相器连接；所述第三晶体管的第一端子、所述第四晶体管的第一端子和电源电压连接；所述感测晶体管的控制端子和感测节点连接，所述感测晶体管的第一端子和所述第一晶体管的第二端子、所述第二晶体管的第二端子连接，所述感测晶体管的第二端子接地电压。2.根据权利要求1所述的锁存器，其特征在于，所述第一反相器包括第一P型晶体管和第一N型晶体管；所述第二反相器包括第二P型晶体管和第二N型晶体管；其中，所述第一P型晶体管的控制端子和所述第二节点连接，所述第一P型晶体管的第一端子和所述第三晶体管的第二端子连接，所述第一P型晶体管的第二端子和所述第一节点连接；所述第一N型晶体管的控制端子和所述第二节点连接，所述第一N型晶体管的第一端子和所述第一节点连接，所述第一N型晶体管的第二端子接地电压；所述第二P型晶体管的控制端子和所述第一节点连接，所述第二P型晶体管的第一端子和所述第四晶体管的第二端子连接，所述第二P型晶体管的第二端子和所述第二节点连接；所述第二N型晶体管的控制端子和所述第一节点连接，所述第二N型晶体管的第一端子和所述第二节点连接，所述第二N型晶体管的第二端子接地电压。3.根据权利要求1所述的锁存器，其特征在于，所述第一晶体管、所述第二晶体管和所述感测晶体管为N型晶体管；所述第三晶体管和所述第四晶体管为P型晶体管。4.根据权利要求1所述的锁存器，其特征在于，所述电流控制单元还包括：第五晶体管和第六晶体管；其中，所述第五晶体管的控制端子和第三输入端连接，所述第五晶体管的第一端子和所述第一反相器连接，所述第五晶体管的第二端子接地电压；所述第六晶体管的控制端子和第四输入端连接，所述第六晶体管的第一端子和所述第二反相器连接，所述第六晶体管的第二端子接地电压；其中，所述第一输入端用于输入第一信号，所述第二输入端用于输入第二信号，所述第三输入端用于输入和所述第二信号互为反相信号的第三信号；所述第四输入端用于输入和所述第一信号互为反相信号的第四信号。5.根据权利要求4所述的锁存器，其特征在于，所述第一反相器包括第一P型晶体管和第一N型晶体管；所述第二反相器包括第二P型晶体管和第二N型晶体管；其中，
所述第一P型晶体管的控制端子和所述第二节点连接，所述第一P型晶体管的第一端子和所述第三晶体管的第二端子连接，所述第一P型晶体管的第二端子和所述第一节点连接；所述第一N型晶体管的控制端子和所述第二节点连接，所述第一N型晶体管的第一端子和所述第一节点连接，所述第一N型晶体管的第二端子和所述第五晶体管的第一端子连接；所述第二P型晶体管的控制端子和所述第一节点连接，所述第...

【专利技术属性】
技术研发人员：王砚，许聪，郭晓江，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：