半导体结构及其形成方法技术

本申请的实施例提供了形成半导体结构的方法和半导体结构。根据本公开的方法包括在衬底上方沉积顶部外延层，由顶部外延层和衬底的部分形成鳍结构，凹进鳍结构的源极/漏极区以形成源极/漏极凹槽，在源极/漏极凹槽的表面上方共形沉积半导体层，回蚀刻半导体层以在源极/漏极凹槽的底面上方形成扩散停止层，在扩散停止层和源极/漏极凹槽的侧壁上方沉积第一外延层，在第一外延层上沉积第二外延层，以及在第二外延层上沉积第三外延层。扩散停止层的锗浓度大于顶部外延层的锗浓度或第一外延层的锗浓度。的锗浓度。的锗浓度。

【技术实现步骤摘要】
半导体结构及其形成方法


本申请的实施例涉及半导体
，更具体地，涉及半导体结构及其形成方法。

技术介绍

半导体集成电路(IC)产业经历了指数级增长。IC材料和设计的技术进步产生了几代IC，每一代电路都比上一代更小、更复杂。在IC演进过程中，功能密度(即，每芯片面积互连的器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))降低。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供好处。这种按比例缩小也增加了加工和制造IC的复杂性。例如，随着集成电路(IC)技术向更小的技术节点发展，已引入多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)以通过增加栅极
‑
沟道耦合、降低关态电流和降低短沟道效应(SCE)来改进栅极控制。多栅极器件通常是指具有设置在沟道区的多于一侧上的栅极结构(或其部分)的器件。鳍式场效应晶体管(FinFET)和多桥沟道(multi
‑
bridge
‑
channel，MBC)晶体管是多栅极器件的示例，它们已成为高性能和低泄漏应用的普遍和有希望的候选者。FinFET具有多于一侧由栅极包裹的升高沟道(例如，栅极包裹从衬底延伸的半导体材料的“鳍”的顶部和侧壁)。MBC晶体管具有可以部分地或完全地围绕沟道区延伸的栅极结构，以提供在两侧或更多侧上对沟道区的访问。由于其栅极结构围绕沟道区，所以MBC晶体管也可以称为环绕栅晶体管(SGT)或全环栅(GAA)晶体管。为了提高多栅极晶体管的性能，投入努力以开发降低泄漏、电容和电阻的结构。虽然传统的多栅极晶体管结构通常足以满足其预期目的，但是它们并非在所有方面都令人满意。

技术实现思路

根据本申请实施例的一个方面，提供了一种形成半导体结构的方法，包括：在衬底上方沉积顶部外延层；由顶部外延层和衬底的部分形成鳍结构；凹进鳍结构的源极/漏极区以形成延伸进入并终止于顶部外延层的源极/漏极凹槽；在源极/漏极凹槽的表面上方共形沉积半导体层；回蚀刻半导体层以在源极/漏极凹槽的底面上方形成扩散停止层，在扩散停止层和源极/漏极凹槽的侧壁上方沉积第一外延层；在第一外延层上方沉积第二外延层；以及在第二外延层上方沉积第三外延层，其中，顶部外延层包括第一锗浓度，扩散停止层包括第二锗浓度，并且第一外延层包括第三锗浓度，其中，第二锗浓度大于第一锗浓度或第三锗浓度。根据本申请实施例的另一个方面，提供了一种形成半导体结构的方法，包括：接收包括设置在衬底上的顶部外延层的工件；由顶部外延层和衬底的部分形成鳍结构；凹进鳍形结构的源极/漏极区以形成源极/漏极凹槽；在源极/漏极凹槽的侧壁和底面上方沉积半导体层；回蚀刻半导体层以在源极/漏极凹槽的底面上方形成扩散停止层，在扩散停止层和源极/漏极凹槽的侧壁上方沉积第一外延层；以及在第一外延层上方沉积第二外延层，其
中，回蚀刻包括以第一速率蚀刻半导体层的[110]结晶方向并且以小于第一速率的第二速率蚀刻半导体层的[100]结晶方向。根据本申请实施例的又一个方面，提供了一种半导体结构，包括：鳍结构，包括底部部分和设置在底部部分上的顶部部分，鳍结构包括源极/漏极区和邻近源极/漏极区的沟道区；源极/漏极部件，设置在源极/漏极区上方并且延伸到源极/漏极区中，源极/漏极部件包括第一外延层和设置在第一外延层上方的第二外延层；和扩散停止层，垂直地夹在第一外延层和源极/漏极区之间，其中，扩散停止层不延伸到鳍结构的底部部分中，其中，顶部部分包括第一锗浓度，扩散停止层包括第二锗浓度，并且第一外延层包括第三锗浓度，其中，第二锗浓度不同于第一锗浓度或第三锗浓度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本公开的一个或多个方面的用于形成半导体器件的方法100的流程图。图2至图15示出了根据本公开的一个或多个方面的根据图1的方法100的制造工艺期间工件的局部截面图。图16至图19示出了根据本公开的各种替代实施例的半导体结构的局部截面图。图20示出了根据本公开的一个或多个方面的用于形成半导体器件的方法300的流程图。图21至图33示出了根据本公开的一个或多个方面的根据图20的方法300的制造工艺期间的工件的局部截面图。图34和图35示出了根据本公开的各种替代实施例的半导体结构的局部截面图。
具体实施方式
以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。此外，当用“约”、“近似”等来描述数字或数字范围时，考虑到如本领域的普通技术
人员之一所理解的在制造期间固有地出现的变化，该术语旨在涵盖在合理范围内的数字。例如，基于与制造具有与该数字相关联的特性的部件相关联的已知制造公差，数字或数字范围涵盖包括所描述的数字的合理范围，诸如在所描述的数字的+/
‑
10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm到5.75nm的尺寸范围，其中与沉积该材料层相关的制造公差如本领域的普通技术人员之一已知为+/
‑
15％。更进一步地，本公开可以在各种示例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。本公开一般涉及多栅极晶体管和制造方法，并且更具体地涉及多栅极晶体管的源极/漏极部件与下面的衬底之间的扩散停止层。根据本公开的实施例，源极/漏极部件中的每个设置在扩散停止层上。在一个实施例中，源极/漏极部件包括与扩散停止层接触的外部外延层和与扩散停止层间隔开的内部外延层。扩散停止层的锗含量大于外部外延层的锗含量。在一些情况下，扩散停止层可以用与外部外延层中的掺杂剂不同的掺杂剂轻掺杂。为了形成扩散停止层，以共形方式沉积半导体层以覆盖源极/漏极凹槽的底面和侧壁。执行回蚀刻工艺以去除沉积在源极/漏极凹槽侧壁上的半导体层。回蚀刻工艺被配置为使得沿着[110]结晶方向的蚀刻速本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：在衬底上方沉积顶部外延层；由所述顶部外延层和所述衬底的部分形成鳍结构；凹进所述鳍结构的源极/漏极区以形成延伸进入所述顶部外延层并且终止于所述顶部外延层的源极/漏极凹槽；在所述源极/漏极凹槽的表面上方共形沉积半导体层；回蚀刻所述半导体层以在所述源极/漏极凹槽的底面上方形成扩散停止层，在所述扩散停止层和源极/漏极凹槽的侧壁上方沉积第一外延层；在所述第一外延层上方沉积第二外延层；以及在所述第二外延层上方沉积第三外延层，其中，所述顶部外延层包括第一锗浓度，所述扩散停止层包括第二锗浓度，并且所述第一外延层包括第三锗浓度，其中，所述第二锗浓度大于所述第一锗浓度或所述第三锗浓度。2.根据权利要求1所述的方法，其中，所述第二外延层的所述沉积包括将所述第二外延层直接沉积在所述源极/漏极凹槽的侧壁和所述扩散停止层上。3.根据权利要求1所述的方法，其中，所述第二锗浓度在约25％和约35％之间。4.根据权利要求3所述的方法，其中，所述第二锗浓度与所述第三锗浓度的差异大于5％。5.根据权利要求1所述的方法，其中，所述第一外延层的所述沉积包括用p型掺杂剂原位掺杂所述第一外延层，其中，所述第二外延层的所述沉积包括用所述p型掺杂剂原位掺杂所述第二外延层，其中，所述第三外延层的所述沉积包括用所述p型掺杂剂原位掺杂所述第三外延层。6.根据权利要求5所述的方法，其中，所述p型掺杂剂包括硼(B)。7.根据权利要求5所述的方法，其中，所述半导体层的所述沉积包括用磷(P)或碳(C)原位掺杂所述半导体层。8.根据权利要求7所述的方...

【专利技术属性】
技术研发人员：许晁玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：