半导体结构制造技术

本发明专利技术公开了一种半导体结构，包括：基板、缓冲层、通道层、阻障层、掺杂化合物半导体层、以及复合阻挡层。缓冲层位于基板上。通道层位于缓冲层上。阻障层位于通道层上。掺杂化合物半导体层位于阻障层上。复合阻挡层位于掺杂化合物半导体层上，复合阻挡层与阻障层包含相同的第三族元素，且在复合阻挡层中的所述相同的第三族元素的原子百分比随着远离掺杂化合物半导体层而增加。半导体层而增加。半导体层而增加。

【技术实现步骤摘要】
半导体结构


[0001]本专利技术实施例是关于半导体结构，特别是关于具有复合阻挡层的半导体结构。

技术介绍

[0002]氮化镓系(GaN
‑
based)半导体材料具有许多优秀的材料特性，例如：高抗热性、宽能隙(band
‑
gap)、高电子饱和速率、及较佳的散热性等等。氮化镓系半导体材料适用于高频操作及高温环境。近年来，氮化镓系半导体材料已应用于快速充电设备、无线通信基地台供电模块、电动车相关组件、或其他具有异质界面结构的高电子迁移率晶体管(high electron mobility transistor，HEMT)的装置。
[0003]高电子迁移率晶体管又称为异质结构场效晶体管(heterostructure FET,HFET)或调变掺杂场效晶体管(modulation
‑
doped FET,MODFET)，其中包括不同能隙(energy gap)的半导体材料，在邻近的不同半导体材料的界面处会产生二维电子气(two dimensional electron gas,2DEG)层。高电子迁移率晶体管在工艺期间可能会受到工艺(例如掺杂或刻蚀工艺)的影响，导致电性表现或均匀度变差。因此，发展出可进一步改善高电子迁移率晶体管元件的效能及可靠度的结构仍为目前业界致力研究的课题之一。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构，包括：基板；缓冲层，位于基板上；通道层，位于缓冲层上；阻障层，位于通道层上；掺杂化合物半导体层，位于阻障层上；以及复合阻挡层，位于掺杂化合物半导体层上，其中复合阻挡层与阻障层包含相同的第三族元素，且在复合阻挡层中的所述相同的第三族元素的原子百分比随着远离掺杂化合物半导体层而增加。
[0005]在一些实施例中，复合阻挡层包括第一阻挡层及位于第一阻挡层上的第二阻挡层。
[0006]在一些实施例中，复合阻挡层更包括第三阻挡层，位于第一阻挡层及第二阻挡层之间。
[0007]在一些实施例中，第二阻挡层包括AlN或Al
x
Ga
(1
‑
x)
N，其中0<x<1。
[0008]在一些实施例中，第一阻挡层、第二阻挡层、及第三阻挡层各自为p型掺杂或未掺杂的。
[0009]本专利技术实施例提供的半导体结构包括复合阻挡层，可以防止掺杂化合物半导体层中的掺质的记忆效应且防止其中的载子移动至邻近的部件，从而避免漏电及载子捕获。本专利技术实施例的复合阻挡层还可作为保护层及刻蚀停止层。在一些实施例中，半导体结构更包括设置于复合阻挡层上的盖层，可改善其上方膜层的堆迭品质。
附图说明
[0010]由以下的详细叙述配合所附图式，可最好地理解本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的
尺寸，以清楚地表现出本专利技术实施例的特征。
[0011]图1
‑
图4是根据本专利技术的一些实施例，绘示出半导体结构的剖面图。
[0012]图5
‑
图9是根据本专利技术的其他实施例，绘示出半导体结构的剖面图。
[0013]图10是根据本专利技术的另一些实施例，绘示出半导体结构的剖面图。
[0014]附图标号
[0015]10,20,30:半导体结构
[0016]100:基板
[0017]100a:陶瓷基材
[0018]100b:基材阻挡层
[0019]101:成核层
[0020]102:缓冲层
[0021]102a:陶瓷基材
[0022]102b:基材阻挡层
[0023]104:通道层
[0024]106:阻障层
[0025]108:掺杂化合物半导体层
[0026]110:复合阻挡层
[0027]110a:第一阻挡层
[0028]110b:第二阻挡层
[0029]110c:第三阻挡层
[0030]112:盖层
[0031]112a:第一氮化物层
[0032]112b:第二氮化物层
[0033]114:源极/漏极部件
[0034]116:钝化层
[0035]118:栅极部件
具体实施方式
[0036]以下所述提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中使用重复的元件符号。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
[0037]此外，在本专利技术的一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
[0038]再者，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
[0039]此处所使用的“约”、“大约”、“大抵”的用语通常表示在一给定值的
±
20％之内，较佳是
±
10％之内，且更佳是
±
5％之内，或
±
3％之内，或
±
2％之内，或
±
1％之内，或0.5％之内。举例而言，用语“约5nm”可涵盖从4.5nm至5.5nm的尺寸范围。文中给定的数值为大约的数值，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，此给定的数值仍可隐含“约”、“大约”、“大抵”的含义。
[0040]以下叙述本专利技术的一些实施例，在这些实施例中所述的多个阶段之前、期间及/或之后，可提供额外的步骤。所述的一些阶段在不同实施例中可被替换或删去。本专利技术实施例的半导体结构可增加额外的部件。所述的一些部件在不同实施例中可被替换或删去。尽管所讨论的一些实施例以特定顺序的步骤执行，这些步骤仍可以另一合乎逻辑的顺序执行。
[0041]本专利技术的一些实施例提供具有复合阻挡层的半导体结构，可避免掺杂、刻蚀、或其他工艺对半导体结构产生的不利影响，并进一步改善电性表现。此外，在一些实施例中的半导体结构具有盖层，除了可以保护本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一基板；一缓冲层，位于该基板上；一通道层，位于该缓冲层上；一阻障层，位于该通道层上；一掺杂化合物半导体层，位于该阻障层上；以及一复合阻挡层，位于该掺杂化合物半导体层上，其中该复合阻挡层与该阻障层包含一相同的第三族元素，且在该复合阻挡层中的该相同的第三族元素的原子百分比随着远离该掺杂化合物半导体层而增加。2.如权利要求1所述的半导体结构，其特征在于，该复合阻挡层包括一第一阻挡层及位于该第一阻挡层上的一第二阻挡层。3.如权利要求2所述的半导体结构，其特征在于，该复合阻挡层更包括一第三阻挡层，位于该第一阻挡层及该第二阻挡层之间。4.如权利要求2所述的半导体结构，其特征在于，该第二阻挡层包括AlN或Al
x
Ga
(1
‑
x)
N，其中0<x...

【专利技术属性】
技术研发人员：陈志谚，卢钒达，王端玮，陈俊扬，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：