功率器件及其制作方法和电子器件技术

本申请的实施例提出了一种功率器件及其制作方法和电子器件。功率器件包括衬底、栅极氧化层、栅极多晶硅和隔离层。衬底包括层叠设置的漂移区和P阱区，且衬底靠近P阱区一侧的表面形成有多个沟槽，多个沟槽穿透P阱区并延伸至漂移区；栅极氧化层设置在沟槽的内壁；栅极多晶硅设置在沟槽内，且栅极多晶硅位于栅极氧化层远离衬底的一侧；隔离层设置在P阱区远离漂移区的一侧，且一部分隔离层延伸至沟槽内，衬底靠近隔离层的一侧形成有N+区。制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。的功率器件能够极大的节约成本。的功率器件能够极大的节约成本。

【技术实现步骤摘要】
功率器件及其制作方法和电子器件


[0001]本专利技术涉及半导体
，尤其涉及一种功率器件及其制作方法和电子器件。

技术介绍

[0002]绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是在金属氧化物场效应晶体管(MOSFET)和双极晶体管(Bipolar)基础上发展起来的一种新型复合功率器件，具有MOS输入、双极输出功能。IGBT集Bipolar器件通态压降小、载流密度大、耐压高和功率MOSFET驱动功率小、开关速度快、输入阻抗高、热稳定性好的优点于一身，被广泛应用到交流电机、变频器、开关电源、照明电路、牵引传动等领域。作为电力电子变换器的核心器件，为应用装置的高频化、小型化、高性能和高可靠性奠定了基础。
[0003]在相关技术中，Dummy trench是IGBT常见的制作工艺，由于IGBT的电流密度很大，所以有时为了保证IGBT的短路能力，需要在保证IGBT Bvces不变的前提下，降低其电流密度，来提升短路能力。其中，Bvces指的是在栅极G和发射极E短路时，在加一定的IC下，IGBT的集电极C和发射极E之间的击穿电压。
[0004]目前，通常在不改变沟槽（trench）密度下，也就是不改变沟槽数量的前提下，取消一部分沟槽的导电能力，从而降低IGBT的电流密度。但是，现有的IGBT功率器件的制作均会改变工作区沟槽的结构，而且还需要在工作区沟槽的连接位置做相应处理，使得版图的设计较为复杂，无疑提高了功率器件的制作成本。

技术实现思路
r/>[0005]本专利技术提供了一种功率器件及其制作方法和电子器件，以降低功率器件的制作成本。
[0006]为解决上述技术问题，本专利技术采用如下技术方案：本申请第一方面的实施例提出了一种功率器件，功率器件包括衬底、栅极氧化层、栅极多晶硅和隔离层。衬底包括层叠设置的漂移区和P阱区，且衬底靠近P阱区一侧的表面形成有多个沟槽，多个沟槽穿透P阱区并延伸至漂移区；栅极氧化层设置在沟槽的内壁；栅极多晶硅设置在沟槽内，且栅极多晶硅位于栅极氧化层远离衬底的一侧；隔离层设置在P阱区远离漂移区的一侧，且隔离层延伸至一部分沟槽内，衬底的P阱区靠近隔离层的一侧形成有N+区。
[0007]在本实施例中，衬底可以为硅基衬底，其包括漂移区和P阱区（P
‑
well）。在制作本实施例的功率器件时，首先在衬底的一侧表面形成多个沟槽，并在沟槽的内壁形成栅极氧化层，接着在沟槽的内部填充栅极多晶硅，接着，对沟槽外部的栅极多晶硅进行回刻，以使得衬底靠近沟槽一侧的表面平整。接着，继续刻蚀一部分位于沟槽内的栅极多晶硅，示例性的，可以在衬底靠近沟槽的一侧表面涂覆光刻胶，并利用光刻的方式刻蚀一部分位于沟槽内的栅极多晶硅。接着，在衬底靠近沟槽一侧的表面形成P阱区，并在P阱区靠近沟槽的开口部位形成N+区。接着，在衬底的P阱区的表面形成隔离层（ILD, 层间介质隔离），而且，隔离
层延伸至一部分沟槽的内部，也就是说，有一部分沟槽110的内部设置有隔离层400，以此能够降低或阻隔电子迁移。接着，在衬底靠近隔离层的一侧沉积金属层。需要注意的是，隔离层位于金属层与N+区之间，以对金属层与N+区形成隔离。
[0008]根据本申请实施例中的功率器件，其通过刻蚀掉一部分沟槽内的栅极多晶硅，并在刻蚀掉栅极多晶硅的部位填充一部分隔离层，以此能够取消一部分沟槽内的栅极多晶硅的导电能力，从而降低工作时功率器件的电流密度，提升短路能力。制作本申请实施例中的功率器件时，其仅需在制作过程中刻蚀一部分栅极多晶硅，即可改变功率器件的导电能力，进而提升短路能力。也就是说，制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。
[0009]根据本申请实施例中的功率器件，其还可以具备以下技术特征：在本申请的一些实施例中，位于所述沟槽内的所述隔离层沿所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
[0010]在本申请的一些实施例中，一部分所述沟槽内填充有所述栅极多晶硅和所述隔离层，另外一部分所述沟槽内仅填充有所述栅极多晶硅。
[0011]在本申请的一些实施例中，填充有所述栅极多晶硅和所述隔离层的所述沟槽与仅填充有所述栅极多晶硅的所述沟槽间隔设置。
[0012]在本申请的一些实施例中，所述功率器件还包括场截止注入层、硼注入层和金属电极，所述场截止注入层设置在所述衬底远离所述沟槽的一侧，所述硼注入层设置在所述场截止注入层远离所述衬底的一侧，所述金属电极设置在所述硼注入层远离所述衬底的一侧。
[0013]本申请第二方面的实施例提出了一种功率器件的制作方法，制作如第一方面任一实施例中的功率器件，制作方法的步骤包括：提供衬底，在所述衬底的一侧表面形成多个沟槽，在所述沟槽的内壁形成栅极氧化层，并在所述沟槽内填充栅极多晶硅；回刻所述栅极多晶硅，并刻蚀一部分位于所述沟槽内的所述栅极多晶硅；在所述衬底靠近所述沟槽一侧的表面形成P阱区，在所述P阱区靠近所述沟槽的开口部位形成N+区；在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内。
[0014]在本申请的一些实施例中，位于所述沟槽内的所述隔离层在所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
[0015]在本申请的一些实施例中，所述在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内之后的步骤还包括：在所述衬底靠近所述P阱区的一侧形成金属层，所述金属层覆盖所述隔离层和一部分所述衬底。
[0016]在本申请的一些实施例中，所述制作方法的步骤还包括：对所述衬底远离所述沟槽的一侧进行背面减薄，并在所述衬底远离所述沟槽的一侧形成场截止注入层；在所述场截止注入层远离所述衬底的一侧形成硼注入层；
在所述硼注入层远离所述衬底的一侧形成金属电极。
[0017]本申请第三方面的实施例提出了一种电子器件，包括第一方面任一实施例中的功率器件。
[0018]根据本申请实施例中的电子器件，由于其具有第一方面任一实施例中的功率器件，因此其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
[0019]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
[0020]图1为相关技术中功率器件的结构示意图；图2为相关技术中其中一种功率器件的俯视图；图3为相关技术中另外一种功率器件的俯视图；图4为本申请实施例中的功率器件的结构示意图；图5为制作本申请实施例中的功率器件的流程示意图（衬底上形成沟槽，并在沟槽内填充栅极多晶硅）；图6为制作本申请实施例中的功率器件的流程示意图（栅极多晶硅的回刻）；图7为制作本申请实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率器件，其特征在于，包括：衬底，所述衬底包括层叠设置的漂移区和P阱区，且所述衬底靠近所述P阱区一侧的表面形成有多个沟槽，多个所述沟槽穿透所述P阱区并延伸至所述漂移区；栅极氧化层，所述栅极氧化层设置在所述沟槽的内壁；栅极多晶硅，所述栅极多晶硅设置在所述沟槽内，且所述栅极多晶硅位于所述栅极氧化层远离所述衬底的一侧；隔离层，所述隔离层设置在所述P阱区远离所述漂移区的一侧，且所述隔离层延伸至一部分所述沟槽内，所述衬底的所述P阱区靠近所述隔离层的一侧形成有N+区。2.根据权利要求1所述的功率器件，其特征在于，位于所述沟槽内的所述隔离层沿所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。3.根据权利要求1所述的功率器件，其特征在于，一部分所述沟槽内填充有所述栅极多晶硅和所述隔离层，另外一部分所述沟槽内仅填充有所述栅极多晶硅。4.根据权利要求3所述的功率器件，其特征在于，填充有所述栅极多晶硅和所述隔离层的所述沟槽与仅填充有所述栅极多晶硅的所述沟槽间隔设置。5.根据权利要求1所述的功率器件，其特征在于，所述功率器件还包括场截止注入层、硼注入层和金属电极，所述场截止注入层设置在所述衬底远离所述沟槽的一侧，所述硼注入层设置在所述场截止注入层远离所述衬底的一侧，所述金属电极设置在所述硼注入层远离所述衬底的一侧。6.一种功率器件的制...

【专利技术属性】
技术研发人员：高学，侯晓伟，罗杰馨，柴展，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：