源同步系统、校准方法、片上系统、部件、设备及介质技术方案

本申请提供一种源同步系统、校准方法、片上系统、部件、设备及介质，源同步系统包括：发送芯片和接收芯片；发送芯片的发送器和接收芯片的接收器之间通过信道连接，以形成各Lane；多个延迟单元，分别与各发送器或各接收器连接，以调整所连接的发送器或接收器所在Lane的延迟；码型鉴定器，连接于任一数据Lane和标准Lane的输出端之间，以检测该数据Lane和标准Lane之间的数据相位关系；其中，数据Lane为各Lane中用于进行数据传输的Lane；标准Lane为预先选定的一条数据Lane。本申请不需要被鉴定的码型为固定类型，降低了对码型的依赖度。且本申请的方案所需的版图面积更小，利于系统小型化。化。化。

【技术实现步骤摘要】
源同步系统、校准方法、片上系统、部件、设备及介质


[0001]本申请涉及集成电路领域，具体而言，涉及一种源同步系统、校准方法、片上系统、部件、设备及介质。

技术介绍

[0002]如图1所示，源同步系统由发送芯片、电缆(信道)与接收芯片构成，其中发送芯片内的时钟发送器通过信道与接收芯片的时钟接收器相连，发送芯片内的数据发送器通过信道和接收芯片的数据接收器相连(图中的TX表征发送器，RX表征接收器，CK表征时钟信号，CKRX表征时钟接收器)。工作时，发送端在发送数据信号的同时发送时钟信号，且两者保持一定相位关系，接收端使用该时钟信号来对数据信号进行采样。由于各Lane(通道)的发送器、信道以及接收器等的走线、封装以及布局等并不完全相同，使得各Lane之间的延时并不完全相同，从而在各数据Lane之间以及数据Lane和时钟Lane之间产生Skew(偏移)。在长距离以及高速应用中，该偏移会影响并限制系统能够达到的最高传输速率，所以必须通过校准，将偏移限制在一个较小的范围，以确保各Lane同时接收并正确处理被传输数据。
[0003]而目前为实现偏移本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种源同步系统，其特征在于，包括：发送芯片和接收芯片；所述发送芯片的发送器和所述接收芯片的接收器之间通过信道连接，以形成各通道Lane；多个延迟单元，分别与各所述发送器或各所述接收器连接，以调整所连接的所述发送器或所述接收器所在Lane的延迟；码型鉴定器，连接于任一数据Lane和标准Lane的输出端之间，以检测该数据Lane和所述标准Lane之间的数据相位关系；其中，所述数据Lane为各所述Lane中用于进行数据传输的Lane；所述标准Lane为预先选定的一条所述数据Lane。2.如权利要求1所述的源同步系统，其特征在于，所述码型鉴定器包括：数据相位鉴定模块，输入端分别与所述数据Lane和所述标准Lane的输出端连接，并通过第一输出端和第二输出端输出反映所述数据Lane和所述标准Lane之间的数据相位关系的第一信号和第二信号；具有复位功能的第一D触发器和第二D触发器，所述第一D触发器和所述第二D触发器的数据输入端口用于接入基准电压；所述第一D触发器的时钟端口与所述数据相位鉴定模块的第一输出端连接，所述第一D触发器的复位端口与所述数据相位鉴定模块的第二输出端连接；所述第二D触发器的时钟端口与所述数据相位鉴定模块的第二输出端连接，所述第二D触发器的复位端口与所述数据相位鉴定模块的第一输出端连接；第三D触发器和第四D触发器，所述第三D触发器和所述第四D触发器的数据输入端口用于接入基准电压；所述第三D触发器的时钟端口和所述第一D触发器的数据输出端口连接；所述第四D触发器的时钟端口和所述第二D触发器的数据输出端口连接。3.如权利要求2所述的源同步系统，其特征在于，所述数据相位鉴定模块为鉴频鉴相器或鉴相器。4.如权利要求1
‑
3任一项所述的源同步系统，其特征在于，所述标准Lane为预设的专用于进行各所述Lane之间的偏移校准的数据Lane。5.一种偏移校准方法，其特征在于，应用于如权利要求1
‑
4任一项所述的源同步系统，所述方法包括：获取能够稳定采样到所述标准Lane中的数据时的时钟信号延迟；根据所述时钟信号延迟确定出所述标准Lane的最佳采样点；根据所述时钟信号延迟和所述标准Lane的最佳采样点，确定出各所述数据Lane的最佳采样点。6.如权利要求5所述的方法，其特征在于，所述源同步系统中还具有用于传输时钟信号的时钟Lane；所述获取能够稳定采样到所述标准Lane中的数据时的时钟信号延迟，包括：将所述标准Lane的延迟设置为所述源同步系统的最大偏移；在所述数据Lane的延迟范围内，轮流调整各所述数据Lane的延迟和所述时钟Lane的延迟，直至得到目标数据Lane和所述标准Lane的相位转换关系满足预设关系时的所述时钟Lane的延迟；所述目标数据Lane为任一数据Lane；所述时钟Lane的延迟为所述时钟信号延迟；所述预设关系为：
目标数据Lane和所述标准Lane的相位相同，且在将该目标数据Lane的延迟增加一个单位时间间隔UI后，所述码型鉴定器的输出符合第一组合，且将该目标数据Lane的延迟减少一个UI后，所述码型鉴定器的输出符合第二组合。7.如权利要求6所述的方法，其特征...

【专利技术属性】
技术研发人员：杨思彦，
申请(专利权)人：成都海光微电子技术有限公司，
类型：发明
国别省市：