【技术实现步骤摘要】
晶体管界面态模型的优化方法、计算设备及存储介质
[0001]本专利技术涉及电子器件的仿真模拟
，具体而言，涉及一种晶体管界面态模型的优化方法、计算设备及存储介质。
技术介绍
[0002]空间辐射环境会导致双极器件产生电离。电离效应主要是对双极器件的SiO2钝化层造成损伤，并在SiO2/Si界面生成界面态，从而影响双极器件的电性能参数。电离辐射效应在SiO2层中产生电子空穴对。产生的电子迁移率较大，大部分移出钝化层。在其移出之前，有一部分电子与空穴复合。空穴的迁移率较慢，除与电子复合的空穴外，剩余的被SiO2层的缺陷俘获，形成俘获正电荷，进而在SiO2/Si界面处引入界面态。SiO2/Si界面处界面态会导致表面的复合率增加，造成基极电流的增加，从而使晶体管电流增益的退化，致使双极器件辐射损伤。
[0003]现有技术构建的晶体管界面态模型通过表面复合率参数捕捉到界面态陷阱的影响。在利用晶体管界面态模型仿真的过程中，任何影响泊松方程和连续性方程的行为，都会导致半导体器件电学特性的改变。现有技术通过计算界面态陷阱引入复合项，并加入到电子和空穴的连续性方程中来捕捉界面态陷阱的影响。
[0004]该方法有助于定性解释双极晶体管中界面态陷阱的响应机制。然而，由于没有考虑界面态陷阱本身俘获电子或者空穴后，呈现带电状态，从而导致器件中的空间电荷密度发生改变，最终使得导致器件中静电势分布发生变化。因此，通过现有晶体管界面态模型对基极电流变化进行仿真的准确性较低，与实际试验结果相差较大。
技术实现思路
>[0005]本专利技术解决的问题是如何优化晶体管界面态模型使其对基极电流的仿真结果更贴近实际试验结果。
[0006]为解决上述问题，本专利技术提供一种晶体管界面态模型的优化方法，包括：
[0007]构建晶体管界面态模型，所述晶体管界面态模型包括泊松方程；
[0008]获取晶体管界面态的缺陷类型，所述缺陷类型包括受主型缺陷和施主型缺陷；
[0009]若所述缺陷类型为所述受主型缺陷；构建受主型电离概率模型；根据所述受主型电离概率模型计算出被电离的受主型界面态缺陷浓度；将所述受主型界面态缺陷浓度加入到所述泊松方程中得到受主型泊松方程；利用所述受主型泊松方程替代所述泊松方程，得到受主型晶体管界面态优化模型；
[0010]若所述缺陷类型为所述施主型缺陷；构建施主型电离概率模型；根据所述施主型电离概率模型计算出被电离的施主型界面态缺陷浓度；将所述施主型界面态缺陷浓度加入到所述泊松方程中得到施主型泊松方程；利用所述施主型泊松方程替代所述泊松方程，得到施主型晶体管界面态优化模型。
[0011]本专利技术的有益效果是：本专利技术通过改进晶体管界面态模型中的泊松方程，得到施
主型泊松方程和受主型泊松方程，考虑到了由于界面态陷阱本身俘获电子或者空穴后，呈现带电状态，从而导致器件中的空间电荷密度发生改变，最终使得导致器件中静电势分布发生变化。静电势的改变会影响载流子的分布，使得电学特性发生改变。由此，在泊松方程中引入相应的带电项来描述晶体管中电学特性的改变，得到受主型晶体管界面态优化模型和施主型晶体管界面态优化模型。基于所述受主型晶体管界面态优化模型和所述施主型晶体管界面态优化模型进行晶体管界面态基极电流的仿真，能够使仿真结果更准确、更接近试验结果。
[0012]可选地，所述构建晶体管界面态模型包括：根据第一公式构建所述泊松方程，其中所述第一公式包括：
[0013][0014]其中，ψ为静电势，ε为相对介电常数，ρ为空间电荷密度。
[0015]可选地，所述构建受主型电离概率模型包括：根据第二公式构建所述受主型电离概率模型，其中所述第二公式包括：
[0016][0017]其中，F
A
为受主型电离概率，σ
n
为电子俘获截面，σ
p
为空穴俘获截面，n为电子浓度，p为空穴浓度，υ为载流子热速度，e
nA
为受主型缺陷对电子发射率，e
pA
为受主型缺陷对空穴发射率；
[0018]所述构建施主型电离概率模型包括：根据第三公式构建所述施主型电离概率模型，其中所述第三公式包括：
[0019][0020]其中，F
D
为施主型电离概率，σ
n
为所述电子俘获截面，σ
p
为所述空穴俘获截面，n为所述电子浓度，p为所述空穴浓度，υ为所述载流子热速度，e
nD
为施主型缺陷对电子发射率，e
pD
为施主型缺陷对空穴发射率。
[0021]可选地，所述受主型缺陷对电子发射率由第四公式表示，所述受主型缺陷对空穴发射率由第五公式表示；
[0022]其中，所述第四公式包括：
[0023][0024]其中，n
i
为硅中本征载流子浓度，E
t
为缺陷陷阱能级，E
i
为硅中本征能级，q为元电荷电荷量，k为玻尔兹曼常数，T为温度，σ
n
为所述电子俘获截面；
[0025]其中，所述第五公式包括：
[0026][0027]其中，n
i
为所述硅中本征载流子浓度，E
t
为所述缺陷陷阱能级，E
i
为所述硅中本征能级，q为所述元电荷电荷量，k为所述玻尔兹曼常数，T为所述温度，σ
p
为所述空穴俘获截面。
[0028]可选地，所述根据所述受主型电离概率模型计算出被电离的受主型界面态缺陷浓
度，包括：根据第六公式计算所述受主型界面缺陷浓度，其中所述第六公式包括：
[0029][0030]其中，为所述受主型界面缺陷浓度，F
A
为受主型电离概率，N
t
为缺陷陷阱浓度。
[0031]可选地，所述施主型缺陷对电子发射率由第七公式表示，所述施主型缺陷对空穴发射率由第八公式表示；
[0032]其中，所述第七公式包括：
[0033][0034]其中，n
i
为硅中本征载流子浓度，E
t
为缺陷陷阱能级，E
i
为硅中本征能级，q为元电荷电荷量，k为玻尔兹曼常数，T为温度，σ
n
为所述电子俘获截面；
[0035]其中，所述第八公式包括：
[0036][0037]其中，n
i
为所述硅中本征载流子浓度，E
t
为所述缺陷陷阱能级，E
i
为所述硅中本征能级，q为所述元电荷电荷量，k为所述玻尔兹曼常数，T为所述温度，σ
p
为所述空穴俘获截面。
[0038]可选地，所述根据所述施主型电离概率模型计算出被电离的施主型界面态缺陷浓度，包括：根据第九公式计算所述施主型界面缺陷浓度，其中所述第九公式包括：
[0039][0040]其中，为所述施主型界面缺陷浓度，F
D本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种晶体管界面态模型的优化方法，其特征在于，包括：构建晶体管界面态模型，所述晶体管界面态模型包括泊松方程；获取晶体管界面态的缺陷类型，所述缺陷类型包括受主型缺陷和施主型缺陷；若所述缺陷类型为所述受主型缺陷；构建受主型电离概率模型；根据所述受主型电离概率模型计算出被电离的受主型界面态缺陷浓度；将所述受主型界面态缺陷浓度加入到所述泊松方程中得到受主型泊松方程；利用所述受主型泊松方程替代所述泊松方程，得到受主型晶体管界面态优化模型；若所述缺陷类型为所述施主型缺陷；构建施主型电离概率模型；根据所述施主型电离概率模型计算出被电离的施主型界面态缺陷浓度；将所述施主型界面态缺陷浓度加入到所述泊松方程中得到施主型泊松方程；利用所述施主型泊松方程替代所述泊松方程，得到施主型晶体管界面态优化模型。2.根据权利要求1所述的晶体管界面态模型的优化方法，其特征在于，所述构建晶体管界面态模型包括：根据第一公式构建所述泊松方程，其中所述第一公式包括：其中，ψ为静电势，ε为相对介电常数，ρ为空间电荷密度。3.根据权利要求1所述的晶体管界面态模型的优化方法，其特征在于，所述构建受主型电离概率模型包括：根据第二公式构建所述受主型电离概率模型，其中所述第二公式包括：其中，F
A
为受主型电离概率，σ
n
为电子俘获截面，σ
p
为空穴俘获截面，n为电子浓度，p为空穴浓度，υ为载流子热速度，e
nA
为受主型缺陷对电子发射率，e
pA
为受主型缺陷对空穴发射率；所述构建施主型电离概率模型包括：根据第三公式构建所述施主型电离概率模型，其中所述第三公式包括：其中，F
D
为施主型电离概率，σ
n
为所述电子俘获截面，σ
p
为所述空穴俘获截面，n为所述电子浓度，p为所述空穴浓度，υ为所述载流子热速度，e
nD
为施主型缺陷对电子发射率，e
pD
为施主型缺陷对空穴发射率。4.根据权利要求3所述的晶体管界面态模型的优化方法，其特征在于，所述受主型缺陷对电子发射率由第四公式表示，所述受主型缺陷对空穴发射率由第五公式表示；其中，所述第四公式包括：其中，n
i
为硅中本征载流子浓度，E
t
为缺陷陷阱能级，E
i
为硅中本征能级，q为元电荷电荷量，k为玻尔兹曼常数，T为温度，σ
n
为所述电子俘获截面；其中，所述第五公式包括：
其中，n
i
为所述硅中本征载流子浓度，E
t
为所述缺陷陷阱能级，E
i
为所述硅中本征能级，q为所述元电荷电荷量，k为所述玻尔兹...
【专利技术属性】
技术研发人员：李兴冀，杨剑群，应涛，魏亚东，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。