一种系统堆叠3D封装结构及其制备方法技术方案

本发明专利技术提供一种系统堆叠3D封装结构及其制备方法，第一芯片混合键合至系统晶圆上，金属柱为封装系统提供电力的传输，在一晶片中实现完整功能或多功能系统级封装，突破实现特定功能的标准封装，完成一种超高集成系统级封装，灵活性高有广泛相容性；第一芯片的第一信号接口与系统晶圆对应接口通过第一金属垫与第二金属垫对准直接电连接，减少电通过路径，降低寄生电容，提高信号传输效率；混合键合增加单位面积内金属垫的数量，提高数据吞吐量，提高集成度；无需借助凸点焊接及填充胶，缩短互连长度，降低互连功耗，降低时间延迟，具有良好散热和物理机械性能。第一、二金属垫尺寸不相同，克服芯片贴装精度问题，提高生产效率。提高生产效率。提高生产效率。

【技术实现步骤摘要】
一种系统堆叠3D封装结构及其制备方法


[0001]本专利技术涉及半导体封装
，特别是涉及一种系统堆叠3D封装结构及其制备方法。

技术介绍

[0002]随着科技的进步，由于终端使用者希望他们使用的设备更小、更快、更节能、性能更高，电子终端产品的小型化和多功能化成为产业发展的大趋势，如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
[0003]系统级封装技术作为新兴异质集成技术，成为越来越多芯片的封装形式，它将多种功能芯片和元器件集成在一个封装体内，从而实现一个基本完整的功能，具有开发周期短，功能更多，功耗更低，性能更优良，体积更小等优点。随着对封装组件及功能越来越高的要求，本申请提供一种超高集成系统级封装，提升功能密度，缩短互联长度，具有相容性高、集成度高、低功耗及低时间延迟等优势。

技术实现思路

[0004]鉴于现有技术对封装结构功能更多、功耗更低、性能更优良、体积更小的不断追求，本专利技术的目的在于提供一种系统堆叠3D封装结构及其制备方法，用于解决现有技术中功能有限、集成度低、功耗偏高等问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种系统堆叠3D封装结构的制备方法，所述系统堆叠3D封装结构的制备方法至少包括以下步骤：
[0006]提供第一晶圆，于所述第一晶圆上形成第一介质层及位于所述第一介质层中的第一金属垫，所述第一金属垫与所述第一晶圆电连接，封装划片形成第一芯片；/>[0007]提供一系统晶圆，于所述系统晶圆上形成第二介质层及位于所述第二介质层中的第二金属垫，所述第二金属垫与所述系统晶圆电连接；
[0008]于所述第二金属垫上形成金属柱；
[0009]通过所述第一金属垫和所述第二金属垫对应键合、所述第一介质层和所述第二介质层对应键合的混合键合方式，将所述第一芯片键合至所述系统晶圆上；
[0010]形成塑封层，所述塑封层包覆所述第一芯片、所述金属柱与所述第二介质层，并显露所述金属柱表面；
[0011]于所述塑封层表面形成重新布线层，所述重新布线层包括介质层及位于所述介质层中且与所述金属柱电连接的金属布线层，于所述金属布线层远离所述金属柱的表面上形成外接接口。
[0012]优选地，所述金属柱位于侧边的所述第二金属垫上。
[0013]优选地，所述第一晶圆正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫，所述第一金属垫的排布与所述第一信号接口的排布不同；所述系统晶圆正面具
有第二信号接口，所述第二信号接口电连接所述第二金属垫，所述第二金属垫的排布与所述第二信号接口的排布不同。
[0014]优选地，所述第一金属垫之间的间距小于5μm，所述第二金属垫之间的间距小于5μm。
[0015]优选地，所述金属布线层的形成材料包括铜、铝、钛、镍中的一种或组合，所述金属布线层包括单层或多层结构。
[0016]优选地，形成外接接口后还包括减薄和平坦化处理所述系统晶圆衬底的步骤。
[0017]本专利技术还提供一种系统堆叠3D封装结构，所述系统堆叠3D封装结构至少包括：
[0018]系统晶圆；
[0019]第二介质层和第二金属垫，形成于所述系统晶圆上，所述第二金属垫位于所述第二介质层中且与所述系统晶圆电连接；
[0020]金属柱，形成于所述第二金属垫上且与所述第二金属垫电连接；
[0021]第一芯片；
[0022]第一介质层和第一金属垫，形成于所述第一芯片上，所述第一金属垫位于所述第一介质层中且与所述第一芯片电连接，所述第一介质层和所述第二介质层对应键合，所述第一金属垫与所述第二金属垫对应键合；
[0023]塑封层，所述塑封层包覆所述第一芯片、所述金属柱与所述第二介质层，并显露所述金属柱表面；
[0024]重新布线层，形成于所述塑封层表面上，所述重新布线层包括介质层及位于所述介质层中且与所述金属柱电连接的金属布线层；
[0025]外接接口，形成于远离所述金属柱的所述金属布线层表面。
[0026]优选地，所述金属柱位于侧边的所述第二金属垫上。
[0027]优选地，所述第一晶圆正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫，所述第一金属垫的排布与所述第一信号接口的排布不同；所述系统晶圆正面具有第二信号接口，所述第二信号接口电连接所述第二金属垫，所述第二金属垫的排布与所述第二信号接口的排布不同。
[0028]优选地，所述第一金属垫之间的间距小于5μm，所述第二金属垫之间的间距小于5μm。
[0029]如上所述，本专利技术的一种系统堆叠3D封装结构及其制备方法，具有以下有益效果：所述系统堆叠3D封装结构将多种第一芯片通过混合键合的方式键合至系统晶圆上，通过金属柱为封装系统提供电力的传输，在一片封装晶片中实现完整功能或多功能的系统级封装，从而突破现有技术中实现特定功能的标准封装，完成一种超高集成系统级封装，灵活性高，具有广泛的相容性；通过第一介质层与第一金属垫组成的第一重布线层，所述第一芯片正面的第一信号接口重新布局，以使所述第一信号接口经由所述第一重布线层电连接至所述第一金属垫，其中所述第一金属垫的排布与所述第一信号接口的排布不同；系统晶圆的第二介质层与第二金属垫具有同样的作用，进而当所述第一芯片的所述第一信号接口与所述系统晶圆的对应接口进行电连接时，可以将所述第一金属垫与所述第二金属垫对准直接进行电连接，从而减少电连接的通过路径，降低封装结构中的寄生电容，提高所述第一芯片与所述系统晶圆的信号传输效率；混合键合的使用，能够将第一金属垫之间的间距、第二金
属垫之间的间距缩小至10μm，甚至可扩展至小于5μm，从而在单位面积内可以增加金属垫的数量，进而增加数据通道的数量，以此提高数据吞吐量，极大提升晶片内的功能密度，提高集成度；再者混合键合无需借助凸点焊接，也无需填充胶，从而缩短互连长度，降低互连功耗，降低时间延迟，还具有良好散热性能和结合强度，能够提高所述系统堆叠3D封装结构的综合性能。
[0030]进一步地，所述第一金属垫和所述第二金属垫尺寸大小并不需要一样的尺寸宽度，如此能够克服混合键合芯片贴装精度问题，提高生产效率。
附图说明
[0031]图1a～图6显示为本专利技术的一种系统堆叠3D封装结构的制备方法中各工艺步骤对应的结构示意图。
[0032]标号说明
[0033]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一晶圆
[0034]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一芯片
[0035]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
系统晶圆
[0036]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0037]4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一金属垫
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统堆叠3D封装结构的制备方法，其特征在于，所述系统堆叠3D封装结构的制备方法至少包括如下步骤：提供第一晶圆，于所述第一晶圆上形成第一介质层及位于所述第一介质层中的第一金属垫，所述第一金属垫与所述第一晶圆电连接，封装划片形成第一芯片；提供一系统晶圆，于所述系统晶圆上形成第二介质层及位于所述第二介质层中的第二金属垫，所述第二金属垫与所述系统晶圆电连接；于所述第二金属垫上形成金属柱；通过所述第一金属垫和所述第二金属垫对应键合、所述第一介质层和所述第二介质层对应键合的混合键合方式，将所述第一芯片键合至所述系统晶圆上；形成塑封层，所述塑封层包覆所述第一芯片、所述金属柱与所述第二介质层，并显露所述金属柱表面；于所述塑封层表面形成重新布线层，所述重新布线层包括介质层及位于所述介质层中且与所述金属柱电连接的金属布线层，于所述金属布线层远离所述金属柱的表面上形成外接接口。2.根据权利要求1所述的系统堆叠3D封装结构的制备方法，其特征在于：所述金属柱位于侧边的所述第二金属垫上。3.根据权利要求1所述的系统堆叠3D封装结构的制备方法，其特征在于：所述第一晶圆正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫，所述第一金属垫的排布与所述第一信号接口的排布不同；所述系统晶圆正面具有第二信号接口，所述第二信号接口电连接所述第二金属垫，所述第二金属垫的排布与所述第二信号接口的排布不同。4.根据权利要求1所述的系统堆叠3D封装结构的制备方法，其特征在于：所述第一金属垫之间的间距小于5μm，所述第二金属垫之间的间距小于5μm。5.根据权利要求1所述的系统堆叠3D封装结构的制备方法，其特征在于：所述金属布线层的形成材料包括铜、铝...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：