一种半导体结构及其制备方法技术

本发明专利技术提供了一种半导体结构及其制备方法，在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。终的器件性能。终的器件性能。

【技术实现步骤摘要】
一种半导体结构及其制备方法


[0001]本专利技术涉及先进封装领域，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着封装工艺中互连密度的增加和封装厚度的减小，一些先进的封装方法也被逐渐引入，如WLP(wafer level package)、TSV(Through Silicon Via)、2.5D interposer、3DIC、fan out等。
[0003]在2.5D interposer及3DIC封装技术中，通常包括背通孔显露过程，即对硅器件层的背面研磨减薄，使其中的金属柱在硅器件层背面显露，用以进行金属互联实现3D集成。在背通孔显露过程中通常需要将硅器件层的正面贴附在玻璃等支撑基板上，然后对硅器件层的背面进行晶背磨削、硅CMP(Chemical Mechanical Polishing，即化学机械抛光)等步骤，从而使硅器件层中的金属柱显露。但是在工艺制作过程中，由于硅器件层的边缘缺少保护，发生磕碰时，很容易造成崩角、缺损等缺陷，严重时甚至出现破片，造成经济损失。因此，需要找到合适的方法对硅器件层的边缘进行保护，防止出现缺损、破片等情况。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构及其制备方法，用于解决现有背通孔显露过程中硅器件层的边缘缺少保护、容易出现缺损破片的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制备方法，所述制备方法包括如下步骤：
[0006]S1:提供支撑基板及硅器件层，所述硅器件层中具有金属柱，所述硅器件层包括未显露所述金属柱的第一面、以及显露所述金属柱的第一端且与所述第一面相对的第二面；
[0007]S2:对所述硅器件层的边缘进行切削；
[0008]S3:于所述支撑基板的表面涂覆键合胶，将切削后的所述硅器件层的第二面通过所述键合胶与所述支撑基板键合，键合后的所述硅器件层的第二面位于所述支撑基板内部，并形成位于所述支撑基板及硅器件层之间的键合层，以及位于所述键合层上且包覆所述硅器件层边缘的边缘溢出层；
[0009]S4:进行减薄处理，显露所述金属柱的第二端；
[0010]S5:对所述边缘溢出层进行减薄处理，以使所述边缘溢出层的表面低于所述金属柱的表面；
[0011]S6:进行CMP工艺处理，以将所述硅器件层进行表面平坦化；
[0012]S7:对所述硅器件层进行刻蚀，使所述金属柱的第二端凸出于所述硅器件层；
[0013]S8:沉积绝缘层，所述绝缘层覆盖所述金属柱、硅器件层及边缘溢出层的表面；
[0014]S9:进行CMP工艺处理，显露所述金属柱的第二端，并使所述金属柱的第二端与所述绝缘层的表面齐平。
[0015]可选地，减薄所述边缘溢出层的方法包括干法刻蚀、化学腐蚀及机械切割中的一种或组合。
[0016]可选地，所述干法刻蚀包括等离子体刻蚀法，刻蚀气氛包括O2、N2、CF4中的一种或组合。
[0017]可选地，步骤S5减薄后的所述边缘溢出层的高度与步骤S7刻蚀后的所述硅器件层的厚度相等。
[0018]本专利技术还提供一种半导体结构，所述半导体结构包括：
[0019]支撑基板；
[0020]硅器件层，所述硅器件层中具有金属柱，所述金属柱的第二端高于所述硅器件层的第一面，所述金属柱的第一端与所述硅器件层的第二面齐平；
[0021]键合层，所述键合层位于所述硅器件层与所述支撑基板之间，以键合所述硅器件层及支撑基板，且键合后所述硅器件层在垂直方向上的投影位于所述支撑基板内部；
[0022]边缘溢出层，所述边缘溢出层位于所述键合层上，且包覆所述硅器件层的边缘，所述边缘溢出层的高度与所述硅器件层的厚度相等；
[0023]绝缘层，所述绝缘层覆盖所述硅器件层及边缘溢出层的表面，且所述绝缘层的表面与所述金属柱的第二端齐平。
[0024]可选地，所述金属柱的侧面围设有隔离层。
[0025]可选地，所述支撑基板包括玻璃基板、硅基板、金属基板中的一种。
[0026]可选地，所述边缘溢出层的宽度为200
‑
700μm。
[0027]可选地，所述键合层的厚度为10
‑
100μm。
[0028]可选地，所述边缘溢出层及所述键合层均为剥离层。
[0029]如上所述，本专利技术提供了一种半导体结构及其制备方法。在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件层的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。
附图说明
[0030]图1显示为支撑基板及硅器件层的结构示意图。
[0031]图2显示为支撑基板及硅器件层键合后边缘溢出层贯穿硅器件层的结构示意图。
[0032]图3显示为晶背磨削后的结构示意图。
[0033]图4显示为边缘溢出层减薄后的结构示意图。
[0034]图5显示为CMP后的结构示意图。
[0035]图6显示为硅刻蚀后的结构示意图。
[0036]图7显示为形成绝缘层后的结构示意图。
[0037]图8显示为对绝缘层进行CMP后的结构示意图。
[0038]图9显示为支撑基板及硅器件层键合后边缘溢出层未贯穿硅器件层的结构示意图。
[0039]元件标号说明
[0040]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
支撑基板
[0041]20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
键合层
[0042]30
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅器件层
[0043]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
边缘溢出层
[0044]31
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属柱
[0045]32
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
隔离层
[0046]41
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化物层
[0047]42
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化物层
[0048]301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一面
[0049]302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二面
[0050]311
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一端
[0051]312
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二端
[0052]L
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
水平距离
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，所述制备方法包括如下步骤：S1:提供支撑基板及硅器件层，所述硅器件层中具有金属柱，所述硅器件层包括未显露所述金属柱的第一面、以及显露所述金属柱的第一端且与所述第一面相对的第二面；S2:对所述硅器件层的边缘进行切削；S3:于所述支撑基板的表面涂覆键合胶，将切削后的所述硅器件层的第二面通过所述键合胶与所述支撑基板键合，键合后的所述硅器件层的第二面位于所述支撑基板内部，并形成位于所述支撑基板及硅器件层之间的键合层，以及位于所述键合层上且包覆所述硅器件层边缘的边缘溢出层；S4:进行减薄处理，显露所述金属柱的第二端；S5:对所述边缘溢出层进行减薄处理，以使所述边缘溢出层的表面低于所述金属柱的表面；S6:进行CMP工艺处理，以将所述硅器件层进行表面平坦化；S7:对所述硅器件层进行刻蚀，使所述金属柱的第二端凸出于所述硅器件层；S8:沉积绝缘层，所述绝缘层覆盖所述金属柱、硅器件层及边缘溢出层的表面；S9:进行CMP工艺处理，显露所述金属柱的第二端，并使所述金属柱的第二端与所述绝缘层的表面齐平。2.根据权利要求1所述的制备方法，其特征在于，减薄所述边缘溢出层的方法包括干法刻蚀、化学腐蚀及机械切割中的一种或组合。3.根据权利要求2所述的制备方法，其特征在于，所述干法刻蚀包括等离子体刻蚀法，刻蚀气氛包括O2、N2、CF4中的一种或组合。4.根据权...

【专利技术属性】
技术研发人员：杨玉杰，潘远杰，周祖源，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：