【技术实现步骤摘要】
沟槽栅超结IGBT器件及其制造方法
[0001]本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(super junction，SJ)绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件。本专利技术还涉及一种沟槽栅超结IGBT器件的制造方法。
技术介绍
[0002]IGBT是一种电压控制的MOS和双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等，使得IGBT成为电力电子系统能量控制和转换的重要开关元器件之一，它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。
[0003]IGBT结构和VDMOS结构非常相似，是在VDMOS的基础上将N+掺杂的漏区该变为P+掺杂的集电区形成，集电区能向漂移区注入空穴，从而能对漂移区实现电导调制，从而能降低器件的通态压降和提高器件的电流密度。
[0004]在IGBT器件的漂移区中设置超结结构则能得到超结IGBT(SJ
【技术保护点】
【技术特征摘要】
1.一种沟槽栅超结IGBT器件，其特征在于，包括：超结结构，所述超结结构由多个N型柱和P型柱交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元；所述超结结构形成于N型外延层中，在所述N型外延层的底部形成有P型掺杂的集电区，所述集电区的背面和由背面金属层组成的集电极连接；所述P型柱的底部和所述集电区的顶部表面具有间距；在器件单元区中，在各所述超结单元顶部区域中形成有IGBT器件的器件单元结构，所述IGBT器件由多个所述器件单元结构并联而成；所述器件单元结构包括：P型掺杂的体区，所述体区形成于所述N型柱和所述P型柱的表面区域中；沟槽栅，由填充于栅极沟槽中的栅介质层和栅极导电材料层组成，所述栅极沟槽位于所述N型柱的顶部区域中且所述栅极沟槽穿过所述体区；在所述沟槽栅侧面的所述体区的表面形成有由N+区组成的发射区；在所述发射区的顶部形成有第一接触孔，所述第一接触孔的底部同时接触所述发射区和所述体区，所述第一接触孔的顶部连接到由正面金属层组成的发射极；在所述第一接触孔和相邻的所述P型柱之间的所述N型柱中形成有沟槽隔离结构，所述沟槽隔离结构由填充于隔离沟槽中的第一介质层组成，所述隔离沟槽穿过所述体区并使所述体区分割成第一体区部分和第二体区部分；所述第一体区部分位于所述隔离沟槽和所述沟槽栅之间，所述第二体区部分位于所述隔离沟槽和所述P型柱之间，所述第一体区部分通过所述第一接触孔连接到所述发射极；所述沟槽隔离结构切断所述第二体区部分和所述P型柱到所述第一体区的导通路径。2.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：在所述集电区的正面的所述N型外延层中形成有N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。3.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：所述栅介质层包括栅氧化层；所述栅极导电材料层包括多晶硅栅。4.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：在所述第一体区部分的表面还形成有由P+区组成的体引出区。5.如权利要求1或2所述的沟槽栅超结IGBT器件，其特征在于：在所述N型外延层的底部还形成有快速恢复二极管的N型电极区；所述N型电极区的背面也和所述集电极接触，所述集电极同时作为所述快速恢复二极管的阴极。6.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：所述沟槽栅还延伸到栅极引出区中，在所述栅极引出区中，所述栅极导电材料层的顶部形成有第二接触孔，所述第二接触孔的顶部连接到由正面金属层组成的栅极。7.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：所述P型柱由填充于超结沟槽中的P型外延层组成，所述超结沟槽形成于所述N型外延层中，所述N型柱由所述P型柱之间的所述N型外延层组成。8.如权利要求1所述的沟槽栅超结IGBT器件，其特征在于：所述N型外延层形成于半导体衬底表面；
所述半导体衬底为P型掺杂，所述集电区由对背面减薄后的所述半导体衬底组成；或者，所述集电区由对所述半导体衬底背面减薄后形成于所述N型外延层底部的P型掺杂的背面离子注入区组成。9.一种沟槽栅超结IGBT器件的制造方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，在所述半导体衬底的表面上形成有N型外延层；在位于器件单元区的所述N型外延层的选定区域中形成沟槽栅；所述沟槽栅由填充于栅极沟槽中的栅介质层和栅极导电材料层组成；步骤二、在位于所述器件单元区的所述N型外延层的表...
【专利技术属性】
技术研发人员：李昊，邢军军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。