封装件及其形成方法技术

方法包括：在第一晶圆上形成第一介电层；以及形成穿透第一介电层的第一接合焊盘。第一晶圆包括第一半导体衬底，并且第一接合焊盘与第一半导体衬底的第一表面接触。方法还包括：在第二晶圆上形成第二介电层；以及形成延伸至第二介电层中的第二接合焊盘。第二晶圆包括第二半导体衬底。将第一晶圆锯切成多个管芯，第一接合焊盘位于多个管芯中的第一管芯中。第一接合焊盘接合至第二接合焊盘。本申请的实施例还涉及封装件及其形成方法。还涉及封装件及其形成方法。还涉及封装件及其形成方法。

【技术实现步骤摘要】
封装件及其形成方法


[0001]本申请的实施例涉及封装件及其形成方法。

技术介绍

[0002]混合接合是用于将两个封装组件(诸如晶圆和管芯)彼此接合的常见的接合方案。利用混合接合，可以在不增加用于形成接合的封装组件成本的情况下实现高接合强度。

技术实现思路

[0003]本申请的一些实施例提供了一种形成封装件的方法，包括：在第一晶圆上形成第一介电层，其中，所述第一晶圆包括第一半导体衬底；形成穿透所述第一介电层的第一接合焊盘，其中，所述第一接合焊盘与所述第一半导体衬底的第一表面接触；在第二晶圆上形成第二介电层，其中，所述第二晶圆包括第二半导体衬底；形成延伸至所述第二介电层中的第二接合焊盘；将所述第一晶圆锯切成多个管芯，其中，所述第一接合焊盘位于所述多个管芯中的第一管芯中；以及将所述第一接合焊盘接合至所述第二接合焊盘。
[0004]本申请的另一些实施例提供了一种封装件，包括：第一管芯，包括：第一半导体衬底；第一介电层，位于所述第一半导体衬底上方；以及第一接合焊盘，位于所述第一半导体衬底上方并且物理连接至所述第一半导体衬底，其中，所述第一接合焊盘延伸至所述第一介电层中；以及第二管芯，位于所述第一管芯上方，所述第二管芯包括：第二半导体衬底；第二介电层，位于所述第一半导体衬底下面，其中，所述第二介电层接合至所述第一介电层；以及第二接合焊盘，位于所述第二半导体衬底下面，其中，所述第二接合焊盘延伸至所述第二介电层中，并且所述第二接合焊盘接合至所述第一接合焊盘。
[0005]本申请的又一些实施例提供了一种封装件，包括：第一管芯，包括：第一半导体衬底；集成电路，位于所述第一半导体衬底的正面上方和正面上；多个介电层，位于所述第一半导体衬底的所述正面上方和正面上；第一深接合焊盘，穿透所述多个介电层；以及第一有源接合焊盘，位于所述多个介电层的第一顶面层中，其中，所述第一有源接合焊盘包括与所述第一深接合焊盘的第二顶面和所述第一有源接合焊盘的第三顶面共面的第一顶面。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1至图9示出了根据一些实施例的在管芯的形成中的中间阶段的截面图。
[0008]图10至图14示出了根据一些实施例的使用图1至图9中所示的工艺形成的一些管芯的截面图。
[0009]图15示出了根据一些实施例的通过混合接合形成的管芯堆叠件。
[0010]图16和图17示出了根据一些实施例的接合的管芯。
[0011]图18至图21示出了根据一些实施例的一些接合焊盘的顶视图。
[0012]图22示出了根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
[0013]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0014]此外，为了便于描述，本文可以使用诸如“位于
…
下面”、“在
…
下方”、“下部”、“位于
…
上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0015]提供了包括深接合焊盘的器件管芯及其形成方法。示出了包括接合的器件管芯的封装件。深接合焊盘可以延伸至对应器件管芯的半导体衬底。随着深接合焊盘形成，提高了所得封装件的散热，并且接合更加可靠。深接合焊盘可以用于实现与介电层接合相结合的混合接合。深接合焊盘也可以与浅接合焊盘和/或有源金属焊盘结合使用，本文讨论的实施例是为了提供能够制造或使用本专利技术的主题的实例，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。贯穿各个视图和说明性实施例，相同的参考标号用于表示相同的元件。虽然方法实施例可以讨论为以特定顺序实施，但是其它方法实施例可以以任何逻辑顺序实施。
[0016]图1至图9示出了根据本专利技术的一些实施例的在晶圆和管芯的形成中的中间阶段的截面图。对应的工艺也示意性地反映在如图22中所示的工艺流程200中。
[0017]图1示出了在晶圆2中形成集成电路和通孔的截面图。相应的工艺示出为如图22中所示的工艺流程200中的工艺202。根据本专利技术的一些实施例，晶圆2是包括有源器件(诸如晶体管和/或二极管)和/或无源器件(诸如电容器、电感器、电阻器等)的器件晶圆。根据可选实施例，晶圆2是没有有源器件的伪晶圆。器件晶圆2中可以包括多个完全相同的芯片4，其中示出了芯片4中的一个。芯片4在下文中可选地称为(器件)管芯。
[0018]管芯4可以选自各种类型的器件管芯。根据本专利技术的一些实施例，器件管芯4是逻辑管芯，其可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯等。根据可选实施例，管芯4是存储器管芯，其可以是静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯、电阻随机存取存储器(RRAM)管芯等。根据又一些可选实施例，管芯4是模拟管芯或伪管芯。当是伪管芯时，管芯4没有有源器件(诸如晶体管和二极管)和/或无源管芯(诸如电容器、电阻器、电感器等)。
[0019]根据本专利技术的一些实施例，晶圆2包括半导体衬底5。半导体衬底5可以由晶体硅、晶体锗、晶体硅锗或III
‑
V族化合物半导体(诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、
GaInAsP等)形成。半导体衬底5也可以是块状硅衬底或绝缘体上硅(SOI)衬底。可以在半导体衬底5中形成浅沟槽隔离(STI)区域(未显示)以隔离半导体衬底5中的有源区域。
[0020]根据一些实施例，通孔6(有时也称为硅通孔或半导体通孔)形成为延伸至半导体衬底5中。通孔6可以包括或由金属材料形成，诸如铜、镍、钨等。包围通孔6形成将通孔6与半导体衬底5电隔离的隔离层(未显示)。通孔6形成为延伸至半导体衬底5的顶面和底面之间的中间水平。通孔6中的一个显示为虚线以指示它可以形成或者可以不形成。通孔6可以具有不同的尺寸。例如，一些通孔6(其可以用于热传导)的宽度(或直径)W1大于一些其它通孔6(其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成封装件的方法，包括：在第一晶圆上形成第一介电层，其中，所述第一晶圆包括第一半导体衬底；形成穿透所述第一介电层的第一接合焊盘，其中，所述第一接合焊盘与所述第一半导体衬底的第一表面接触；在第二晶圆上形成第二介电层，其中，所述第二晶圆包括第二半导体衬底；形成延伸至所述第二介电层中的第二接合焊盘；将所述第一晶圆锯切成多个管芯，其中，所述第一接合焊盘位于所述多个管芯中的第一管芯中；以及将所述第一接合焊盘接合至所述第二接合焊盘。2.根据权利要求1所述的方法，还包括：通过熔融接合将所述第一介电层接合至所述第二介电层。3.根据权利要求1所述的方法，其中，所述第二接合焊盘物理接触所述第二半导体衬底。4.根据权利要求1所述的方法，其中，在所述第一半导体衬底上方形成第一多个介电层，所述第一介电层是所述第一多个介电层的表面层，并且其中，所述第一接合焊盘穿透所述第一多个介电层的每个。5.根据权利要求4所述的方法，还包括：在所述第一半导体衬底的正面上形成集成电路；以及在所述第一介电层中形成有源接合焊盘，其中，所述有源接合焊盘电连接至所述集成电路。6.根据权利要求5所述的方法，其中，所述第一接合焊盘和所述第一介电层形成在所述第一管芯的所述正面上。7.根据权利要求5所述的方法，其中...

【专利技术属性】
技术研发人员：余振华，顾诗章，黄建元，王垂堂，孙诗平，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：