器件电学性能的测试方法及其测试结构技术

本申请实施例涉及半导体领域，提供一种器件电学性能的测试方法及其测试结构，方法包括：提供至少两个晶体管、第一导电插塞和第二导电插塞，第一导电层与所有第一导电插塞接触，第二导电层与所有第二导电插塞接触，其中一晶体管为待测晶体管；对第一导电层和第二导电层进行图形化处理，形成第一电连接层和第二电连接层，第一电连接层仅与待测晶体管对应的所有第一导电插塞接触，第二电连接层仅与待测晶体管对应的所有第二导电插塞接触；向第一电连接层、第二电连接层和待测晶体管栅极提供可变测试信号，并获取第一电连接层和第二电连接层的输出信号；基于输出信号，检测待测晶体管电学性能。本申请实施例有利于提高测量的器件电学性能准确度。电学性能准确度。电学性能准确度。

【技术实现步骤摘要】
器件电学性能的测试方法及其测试结构


[0001]本申请实施例涉及半导体领域，特别涉及一种器件电学性能的测试方法及其测试结构。

技术介绍

[0002]在电子产品，特别是集成电路的制造过程中，往往需要对器件的电学性能进行测试。其中，在产品失效分析或者竞品分析中，集成电路芯片中器件的饱和电流是一个很重要的参数，表征着器件的电流驱动能力，设计一种能精准测量集成电路芯片内器件的饱和电流的测试方法，可以帮助设计产品的人员了解市场主流产品中重要器件的电流驱动能力，为新产品的设计提供参考。
[0003]然而，在对集成电路芯片中器件进行电学性能的测试时，对器件进行测试的探针自身存在的电阻、探针与待测器件之间的接触电阻以及待测器件内部结构之间相连接产生的电阻均会对测试结构产生干扰，影响测量的器件的电学性能，譬如降低测量的集成电路芯片内器件的饱和电流的准确度。
[0004]因此，亟需涉及一种新的器件电学性能的测试方法，以提高测量的器件的电学性能的准确度。

技术实现思路

[0005]本申请实施例提供一种器件电学性能的测试方法及其测试结构，至少有利于提高测量的器件的电学性能的准确度。
[0006]根据本申请一些实施例，本申请实施例一方面提供的一种器件电学性能的测试方法，包括：提供器件，所述器件中具有至少两个相互间隔的晶体管，所述晶体管具有源极、漏极以及栅极，所述晶体管还具有至少两个与所述源极相接触的第一导电插塞，以及至少两个与所述漏极相接触的第二导电插塞，所述器件中还具有第一导电层以及第二导电层，且所述第一导电层与至少两个所述晶体管对应的所有所述第一导电插塞接触电连接，所述第二导电层与至少两个所述晶体管对应的所有所述第二导电插塞接触电连接，其中一个所述晶体管作为待测晶体管；对所述第一导电层进行图形化处理，形成第一电连接层，所述第一电连接层仅与所述待测晶体管对应的所有所述第一导电插塞接触电连接；对所述第二导电层进行图形化处理，形成第二电连接层，所述第二电连接层仅与所述待测晶体管对应的所有所述第二导电插塞接触电连接；向所述第一电连接层、所述第二电连接层以及所述待测晶体管的栅极提供可变的测试信号，并获取所述第一电连接层以及所述第二电连接层的输出信号；基于所述输出信号，检测所述待测晶体管的电学性能。
[0007]根据本申请一些实施例，本申请实施例另一方面还提供一种测试结构，用于实施上述的测试方法，包括：至少两个相互间隔的晶体管，所述晶体管具有源极、漏极以及栅极，所述晶体管还具有至少两个与所述源极相接触的第一导电插塞，以及至少两个与所述漏极相接触的第二导电插塞，其中一个所述晶体管作为待测晶体管；第一电连接层，所述第一电
连接层仅与所述待测晶体管对应的所有所述第一导电插塞接触电连接；第二电连接层，所述第二电连接层仅与所述待测晶体管对应的所有所述第二导电插塞接触电连接。
[0008]本申请实施例提供的技术方案至少具有以下优点：
[0009]在器件实际工作时，通过第一导电层实现对多个晶体管的源极的控制，通过第二导电层实现对多个晶体管的漏极的控制。在测试电路中，为了测量单个晶体管的电学性能，将至少两个晶体管中的一个晶体管设为待测晶体管，对第一导电层和第二导电层进行图形化处理，形成与第一导电层对应的第一电连接层以及与第二导电层对应的第二电连接层。其中，第一电连接层仅仅与待测晶体管对应的所有第一导电插塞接触电连接，第二电连接层仅仅与待测晶体管对应的所有第而导电插塞接触电连接，如此有利于避免与待测晶体管相邻的晶体管对待测晶体管的测试结果造成干扰，以实现对单个待测晶体管电学性能的测试。
[0010]此外，由于第一电连接层与待测晶体管对应的所有第一导电插塞接触电连接，有利于真实模拟待测晶体管实际工作时多个第一导电插塞之间相互并联的状态，以降低测试电路中源极处电阻与实际工作电路中源极处电阻的差异；由于第二电连接层与待测晶体管对应的所有第二导电插塞接触电连接，有利于真实模拟待测晶体管实际工作时多个第二导电插塞之间相互并联的状态，以降低测试电路中漏极处电阻与实际工作电路中漏极处电阻的差异。而且，第一电连接层通过待测晶体管的每一第一导电插塞给源极提供测试电压，第二电连接层通过待测晶体管的每一第二导电插塞给漏极提供测试电压，使得源极上的测试电压分布均，漏极上的测试电压也分布均匀，有利于增大源极和漏极处于工作状态的区域。因此，形成第一电连接层和第二电连接层有利于提高通过测试电路测量出的待测晶体管电学性能的准确性，从而提高待测晶体管的饱和电流值的准确性。
附图说明
[0011]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
[0012]图1为本申请实施例提供的器件内部的局部俯视结构示意图；
[0013]图2为本申请实施例提供的器件电学性能的测试方法的一种示意图；
[0014]图3为图2中沿AA1方向的局部剖面结构示意图；
[0015]图4为图2对应的测试方法原理图；
[0016]图5为本申请实施例提供的器件电学性能的测试方法的另一种示意图；
[0017]图6为图5对应的测试方法原理图。
具体实施方式
[0018]由
技术介绍
可知，用于测量器件电学性能的测试方法所产生的测试结果的准确度有待提高。
[0019]经分析发现，目前集成电路芯片内器件的伏安特性曲线的测试都是在导电层进行，该导电层通常与器件中多个导电结构(例如场效应晶体管)之间电连接，因而通过导电层进行测试时，测量出来的结果不是某一单个导电结构的伏安特性曲线。
[0020]在一些实施例中，器件中具有至少两个相互间隔的晶体管，晶体管具有源极、漏极
以及栅极，还具有至少两个与源极相接触的第一导电插塞，以及至少两个与漏极相接触的第二导电插塞，器件中还具有第一导电层以及第二导电层，且第一导电层与至少两个晶体管对应的所有第一导电插塞接触电连接，第二导电层与至少两个晶体管对应的所有第二导电插塞接触电连接。当为了测量单个晶体管的电学性能时，会将测试用的探针设置在与该晶体管接触连接的导电插塞上，以避免与该相邻的晶体管相邻的晶体管对该晶体管的测试结果造成干扰。
[0021]其中，在器件实际工作时，由于在多个晶体管的源极上均设置第一导电插塞，多个第一导电插塞之间通过第一导电层实现电连接，且多个晶体管的漏极上均设置第二导电插塞，多个第二导电插塞之间通过第二导电层实现电连接，从而通过第一导电层实现对多个晶体管的源极的控制，通过第二导电层实现对多个晶体管的漏极的控制。
[0022]然而，一方面，待测晶体管实际工作时，与待测晶体管的源极接触连接的至少两个第一导电插塞均与同一第一导电层接触电连接，与待测晶体管的漏极接触连接的至少两个第二导电插塞均与同一第二导电层接触电连接，因而在实际工作电路中，第一导电插塞之间以及第二导电插塞之间均是并联关系，则源极处至少两个第一导电插塞的等效电阻小于单个第一导电插塞的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件电学性能的测试方法，其特征在于，包括：提供器件，所述器件中具有至少两个相互间隔的晶体管，所述晶体管具有源极、漏极以及栅极，所述晶体管还具有至少两个与所述源极相接触的第一导电插塞，以及至少两个与所述漏极相接触的第二导电插塞，所述器件中还具有第一导电层以及第二导电层，且所述第一导电层与至少两个所述晶体管对应的所有所述第一导电插塞接触电连接，所述第二导电层与至少两个所述晶体管对应的所有所述第二导电插塞接触电连接，其中一个所述晶体管作为待测晶体管；对所述第一导电层进行图形化处理，形成第一电连接层，所述第一电连接层仅与所述待测晶体管对应的所有所述第一导电插塞接触电连接；对所述第二导电层进行图形化处理，形成第二电连接层，所述第二电连接层仅与所述待测晶体管对应的所有所述第二导电插塞接触电连接；向所述第一电连接层、所述第二电连接层以及所述待测晶体管的栅极提供可变的测试信号，并获取所述第一电连接层以及所述第二电连接层的输出信号；基于所述输出信号，检测所述待测晶体管的电学性能。2.如权利要求1所述的器件电学性能的测试方法，其特征在于，所述电学性能包括伏安特性曲线。3.如权利要求1所述的器件电学性能的测试方法，其特征在于，在对所述第一导电层和所述第二导电层进行图形化处理之前，所述测试方法还包括：对所述器件进行平坦化处理，直至露出所述第一导电层顶面和所述第二导电层顶面。4.如权利要求1至3任一所述的器件电学性能的测试方法，其特征在于，向所述第一电连接层、所述第二电连接层以及所述待测晶体管的栅极提供可变的测试信号，并获取所述第一电连接层以及所述第二电连接层的输出信号的方法，包括：向所述第一电连接层提供第一测试信号并获取所述第一电连接层的第一输出信号，所述第一测试信号为定值电压信号；向所述第二电连接层提供第二测试信号并获取所述第二电连接层的第二输出信号；向所述待测晶体管的栅极提供第三测试信号，所述第三测试信号为电压信号。5.如权利要求4所述的器件电学性能的测试方法，其特征在于，提供所述第一测试信号和所述第二测试信号以及获取所述第一输出信号和所述第二输出信号的方法，包括：提供第一探针和第二探针，通过所述第一探针提供所述第一测试信号，通过所述第二探针获取所述第一输出信号；提供第三探针和第四探针，通过所述第三探针获取所述第二输出信号，通过所述第四探针提供所述第二测试信号，其中，所述第一输出信号以及所述第二测试信号均为电流信号，所述第一测试信号以及所述第二输出信号均为电压信号。6.如权利要求5所述的器件电学性能的测试方法，其特征在于，提供所述第一测试信号和所述第二测试信号以及获取所述第一输出信号和所述第二输出信号的方法，还包括：提供电压检测模块，所述电压检测模块电连接在所述第一探针和所述第三探针之间，所述电压检测模块基于所述第一测试信号以及所述第二输出信号，获取源漏极电压值；提供电流检测模块，所述电流检测模块电连接在所述第二探针和所述第四探针之间，所述电流检测模块基于所述第一输出信号以及所述第二测试信号，获取源漏极电流值。
7.如权利要求4所述的器件电学性能的测试方法，其特征在于，提供所述第一测试信号和所述第二测试信号以及获取所述第一输出信号和所述第二输出信号的方法，包括：提供源极探针，通过所述源极探针提供所述第一测试信号以及获取所述第一输出信号；提供漏极探针，通过所述漏极探针提供所述第二测试信号以及获取所述第二输出信号，所述第一测试信号与所述第二测试信号...

【专利技术属性】
技术研发人员：宋王琴，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：