基于3D动态扫描成像技术的芯片引脚共面性检测方法技术

本发明专利技术公开了一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，利用3D相机动态扫描采集芯片表面外部图像，获取芯片高精度的点云数据，对点云数据进行处理和转化，生成芯片的深度图，然后在芯片的深度图中找出芯片上表面区域和各个Pin针的顶端区域，计算各个区域的深度值，并统计各个Pin针的顶端区域的深度值与上表面深度值的差值，若某个Pin针的深度值差值不在正常范围内，则认为其存在翘曲或者不共面缺陷。本发明专利技术不仅能提高芯片引脚共面性检测的精度和稳定性，降低芯片在使用过程的故障率，提高了产品质量，降低了因芯片原因造成返修费用，而且在一定程度上避免了重大安全事故、重大设备与工程故障的发生，具有一定的应用价值和应用空间。应用价值和应用空间。应用价值和应用空间。

【技术实现步骤摘要】
基于3D动态扫描成像技术的芯片引脚共面性检测方法


[0001]本专利技术涉及芯片引脚共面性检测，特别是一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。

技术介绍

[0002]当今社会，可以说芯片是推动整个信息社会向前发展的发动机，是整个信息产业的基石和心脏。现在人工智能、大数据中心、5G基站、工业互联网等重要技术和工程都是以芯片为基础，芯片需求也越来越大，各个国家都很重视芯片制造和芯片质量。同时，随着技术的不断进步，芯片制程越来越小，晶体管集成度越来越高，芯片逐渐向微小型发展，芯片虽小但“责任”重大。基于上述原因，各个环节对芯片检测必不可少，而芯片引脚是否共面是芯片的关键指标，芯片引脚共面度不合格可能会使后面的焊接出现缺陷。
[0003]芯片在进入电路板组装线之前需要检测芯片引脚的共面度，为的是最大可能的规避后续在使用中可能出现的各种问题。如图1所示，正常芯片的上表面和各个Pin针的顶端、低端等边界部位都有一定的高度差，并且有一个标准范围内值，如果某些Pin针的高度差超出正常范围，则该Pin针通常被认为存在翘曲缺陷。一般引脚的高度偏差不得超过引脚厚度，即低引脚脚底与高引脚脚底的垂直偏差。共面度误差过大可能会出现引脚倾斜、断裂，在贴片或者焊接时容易造成空焊、虚焊、连锡以及焊点错位、偏移等缺陷，最终导致接触不佳等问题，严重影响芯片性能，有时还会出现芯片引脚刮损伤电路板的情况，轻则造成整个电路板严重损坏而直接报废，重则在使用过程中出现故障，造成严重的安全事故或者重大工程失败等。在《GJB 3243
‑
98电子元器件表面安装要求》等标准化文件中明文规定了元器件(管脚)引线歪斜度误差不大于0.08mm，元器件(管脚)引线的共面性误差不应大于0.1mm。
[0004]目前芯片引脚共面性检测常采用人眼目检、机器视觉检测以及接触式检测三种方法。生产现场人工目视对芯片元件进行共面性检测，不仅极易因操作员的精力有限和注意力不集中发生漏检和误检，而且检测速度慢，影响生产任务。传统机器视觉检测虽速度快，不会漏检，检测精度较人工检测虽有较大提高，但检测引脚共面性精度仍然较低，无法满足当今芯片检测行业的高精度需求。接触式检测不仅检测速度慢，而且在检测中容易破坏芯片引脚。为突破现有芯片共面性检测存在的检测效率低、检测精度不高等问题，各个芯片生产厂家、使用厂家都在设法寻找高精度、高效率的芯片引脚共面性检测方法或设备，解决芯片引脚共面性检测精度问题也是大势所趋，意义深远。

技术实现思路

[0005]专利技术目的：本专利技术的目的是提供一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，以解决现有芯片引脚共面性检测方法存在的问题，提高芯片引脚共面性检测的精度和稳定性，能够适应《GJB 3243
‑
98电子元器件表面安装要求》等标准化文件要求的检测精度，最大可能地降低芯片在使用过程的故障率，杜绝重大安全事故、重大设备与工程失败的发生等。
[0006]技术方案：本专利技术所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，包括以下步骤：
[0007](1)3D相机获取芯片深度图。
[0008](1.1)对3D相机进行标定，获得相机的参数(内参和外参)。
[0009](1.2)利用3D拍摄芯片，首先输出芯片的2D灰度图，并将其保存为PNG格式的图片，然后利用测距成像过程获得芯片的距离信息。
[0010](1.3)利用芯片的距离信息和点云重建技术获得芯片的3D点云，然后对3D点云进行去噪，以提高3D点云的质量水平。
[0011](1.4)基于3D相机的标定参数(内参和外参)，将芯片的3D点云转换为3D深度图。
[0012](1.5)利用测试台的共面性对芯片的3D深度图进行校正，以使得深度图中的共面区域具有相同的深度值。
[0013](1.6)输出校正后的3D深度图，并将其保存为TIFF格式的图片。
[0014](1.7)对芯片引脚进行共面性检测。
[0015](2)对芯片引脚进行共面性检测。
[0016](2.1)判断3D相机获取芯片的深度图数据是否为空，若为空，则相机重新获取芯片的深度图；若不为空，则利用阈值处理方法提取深度图中芯片的上表面区域，并计算上表面区域的平均深度值。
[0017](2.2)获取上表面区域的最小外接斜矩形，并利用最小外接斜矩形的姿态和仿射变方法换将深度图和上表面区域进行摆正，使得上表面区域的一个边处于水平。
[0018](2.3)将芯片的深度图减去上表面区域，得到Pin针区域，然后统计Pin针区域的数量；若数量为2，则将Pin针区域分为左右2个区域，若数量为4，则将Pin针区域分为上下左右4个区域。
[0019](2.4)统计每个区域中Pin针的数量，并计算所有Pin针的深度值；若上下区域或者左右区域中Pin针的数量不相等，则判断此芯片存在Pin针缺失或存在较大倾斜，并输出报错信息“存在Pin针缺失或较大倾斜”；否则，将上表面区域的平均深度值减去每个Pin针的深度值，得到每个Pin针与上表面的高度差。
[0020](2.5)统计所有Pin针与上表面的高度差，简称为Pin针的高度差，并计算它们的中值和最大值；如果最大值减去中值小于0.05mm，则将中值设置为最大值减去0.05mm后的数值；然后统计所有Pin针的高度差与中值的差值。
[0021](2.6)若某些Pin针的高度差与中值的差值大于0.0501mm，则判断这些Pin针存在翘曲现象，并输出报错信息“存在翘曲”；否则，判断所有Pin针不存在翘曲现象，并输出缺陷检测结果信息“不存在翘曲”，然后显示每个Pin针的高度差。
[0022]一种计算机存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
[0023]一种计算机设备，包括储存器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
[0024]有益效果：与现有技术相比，本专利技术具有如下优点：
[0025]1、本专利技术采用3D动态扫描成像检测技术，比人工检测速度快、精度高，比基于单目
或多目2D镜头的机器视觉检测精度高，比接触式检测速度快，并且不会破坏芯片引脚，同时环境适应性强，不受环境光线的影响；
[0026]2、本专利技术采用的3D动态扫描成像技术是一门比较成熟的技术，已经在视觉导引中得到应用，准确性和可行性得到了验证，并且3D相机厂家可提供部分开源算法库，开发人员既可以直接调用，也可以二次开发；
[0027]3、在各种芯片引脚共面性检测精度要求高、速度快的场合，只需要按照本专利技术所述的方法，就能够实现对芯片引脚共面性进行一致性良好的在线检测，该方法对硬件要求较低，对使用环境适应性强，具有广泛的应用空间。
附图说明
[0028]图1为芯片共面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，其特征在于，包括以下步骤：(1)3D相机获取芯片深度图；(2)对芯片引脚进行共面性检测，具体步骤如下：(2.1)判断3D相机获取芯片的深度图数据是否为空，若为空，则相机重新获取芯片的深度图；若不为空，则利用阈值处理方法提取深度图中芯片的上表面区域，并计算上表面区域的平均深度值；(2.2)获取上表面区域的最小外接斜矩形，并利用最小外接斜矩形的姿态和仿射变方法换将深度图和上表面区域进行摆正，使得上表面区域的一个边处于水平；(2.3)将芯片的深度图减去上表面区域，得到Pin针区域，然后统计Pin针区域的数量；若数量为2，则将Pin针区域分为左右2个区域，若数量为4，则将Pin针区域分为上下左右4个区域；(2.4)统计每个区域中Pin针的数量，并计算所有Pin针的深度值；若上下区域或者左右区域中Pin针的数量不相等，则判断此芯片存在Pin针缺失或存在较大倾斜，并输出报错信息“存在Pin针缺失或较大倾斜”；否则，将上表面区域的平均深度值减去每个Pin针的深度值，得到每个Pin针与上表面的高度差；(2.5)统计所有Pin针与上表面的高度差，简称为Pin针的高度差，并计算它们的中值和最大值；如果最大值减去中值小于0.05mm，则将中值设置为最大值减去0.05mm后的数值；然后统计所有Pin针的高度差与中值的差值；(2.6)若某些Pin针的高度差与中值的差值大于0.0501mm，则判断这些Pin针存在翘曲现象，并输出报错信息“存在翘曲”；否则，判断所有Pin针不存在翘曲现象，并输...

【专利技术属性】
技术研发人员：陆千里，杨国均，冯晓鹏，高明周，孙林，朱旺，
申请(专利权)人：中国航发控制系统研究所，
类型：发明
国别省市：