存储器器件及其制造方法技术

本申请的实施例提供了存储器器件及其制造方法。具有3D结构的存储器器件为MFMIS

【技术实现步骤摘要】
存储器器件及其制造方法


[0001]本申请的实施例涉及半导体
，更具体地，涉及存储器器件及其制造方法。

技术介绍

[0002]许多现代电子设备包括非易失性存储器。非易失性存储器是能够在没有电源的情况下储存数据的电子存储器。下一代非易失性存储器的一个有希望的候选者是铁电随机存取存储器(FeRAM)。FeRAM具有相对简单的结构，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。

技术实现思路

[0003]根据本申请的实施例的一个方面，提供了一种存储器器件，包括：堆叠件，包括一个或多个存储器单元层，一个或多个存储器单元层包括第一存储器单元层，第一存储器单元层包括字线栅极、多个浮置栅极和数据储存层；多个沟道通孔，从第一端到第二端垂直延伸穿过堆叠件并且包括第一沟道通孔，第一沟道通孔包括半导体层；和源极线，通过第一端耦合到半导体层；以及位线，通过第二端耦合到半导体层；其中，多个浮置栅极包括第一浮置栅极，第一浮置栅极环绕第一沟道通孔并且通过隧道电介质与半导体层隔开；字线栅极围绕多个浮置栅极；并且数据储存层在字线栅极与多个浮置栅极之间延伸。
[0004]根据本申请的实施例的另一个方面，提供了一种存储器器件，包括：衬底，包括堆叠件区和通孔区，其中，通孔区由堆叠件区包围；存储器单元层，与衬底上方的堆叠件中的隔离层交错；MFMIS存储器单元，包括存储器单元层中的栅电极、铁电层、浮置栅极、隧道电介质和沟道；半导体结构，延伸穿过通孔区中的存储器单元层和隔离层；其中，栅电极、铁电层和浮置栅极位于堆叠件区中；沟道由半导体结构提供；并且隧道电介质设置在浮置栅极和沟道之间。
[0005]根据本申请的实施例的又一个方面，提供了一种制造存储器器件的方法，包括：形成包括交替的绝缘层和牺牲层的堆叠件；在堆叠件中蚀刻孔；穿过孔进行蚀刻以去除牺牲层的第一部分并且创建第一空隙；在第一空隙内沉积第一导电材料；形成隧道电介质；在孔中形成半导体层；在堆叠件中蚀刻沟槽；穿过沟槽进行蚀刻以去除牺牲层的剩余部分并且创建第二空隙；在第二空隙内形成数据储存层；以及在第二空隙内沉积第二导电材料。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1图示了根据本公开的一些实施例的存储器器件的部分的截面侧视图。
[0008]图2图示了图1的存储器器件中的存储器单元的一些实施例的截面透视图200。
[0009]图3图示了穿过存储器单元层截取的图1的存储器器件的一些实施例的水平截面。
[0010]图4A图示了图1的存储器器件的字线栅极的一些实施例的平面图。
[0011]图4B图示了本公开的一些其他实施例的字线栅极的平面图。
[0012]图5A图示了穿过位线连接选择栅极层截取的图1的存储器器件的一些实施例的水平截面。
[0013]图5B图示了穿过源极线连接选择栅极层截取的图1的存储器器件的一些实施例的水平截面。
[0014]图6是图1所示的存储器器件的部分的一些实施例的等效电路图。
[0015]图7图示了图1的存储器器件的分区的一些实施例的俯视图。
[0016]图8图示了图1的存储器器件的两个分区的一些实施例的俯视图。
[0017]图9图示了图1的存储器器件的分区的一些实施例的透视图。
[0018]图10提供了类似于图1的存储器器件的存储器器件的一些实施例的等效电路图。
[0019]图11A图示了根据本公开的一些其他实施例的存储器器件的部分的截面侧视图。
[0020]图11B图示了根据本公开的一些其他实施例的存储器器件的部分的截面侧视图。
[0021]图12至图35是举例图示了根据本公开的一些实施例的方法的一系列截面视图。
[0022]图36至图40是图示了根据本公开的一些其他实施例的图12至图25的方法的变型的一系列截面图。
[0023]图41A和图41B提供了根据本公开的一些方面的形成存储器器件的方法的流程图。
具体实施方式
[0024]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0025]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0026]根据本公开的一些方面的集成电路(IC)器件包括铁电随机存取存储器(FeRAM)。FeRAM具有金属/铁电层/金属(MFM)结构，其中铁电层布置在提供顶部和底部电极的两个导电层之间。虽然术语“MFM”是基于导体为金属而得出的，但术语“MFM”在本领域和本申请中的使用包括一个或两个电极为非金属导体的情况。FeRAM通过在极化状态之间切换的可逆过程来储存数据。可以使用改变由铁电层的晶体结构保持的极化的电场来改变极化状态。例如，施加到铁电层的负偏压可以诱导原子移动到第一取向，其具有指示第一数据值(例如，逻辑“1”)的第一电阻，而施加到铁电层的正偏压可以诱导原子转移到第二方向，其具有指示第二数据值(例如，逻辑“0”)的第二电阻。
[0027]一种类型的FeRAM具有耦合到金属氧化物半导体场效应晶体管(MOSFET或FET)的漏极的MFM结构。另一种类型的FeRAM是金属
‑
铁电
‑
绝缘体
‑
半导体场效应晶体管(MFIS
‑
FET或FeFET)，它本质上是在氧化物和栅极之间具有铁电层的一种金属栅极FET。第三种类型的FeRAM是金属
‑
铁电
‑
金属
‑
绝缘体
‑
半导体(MFMIS)场效应晶体管(MFMIS
‑
FET)，其中MFM结构的底部电极耦合到nFET的栅电极。MFM结构的FET栅电极和底部电极用作单个浮置栅极。MFMIS
‑
FET具有非破坏性读取、低写入电压和高耐用性等优点。...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：堆叠件，包括一个或多个存储器单元层，所述一个或多个存储器单元层包括第一存储器单元层，所述第一存储器单元层包括字线栅极、多个浮置栅极和数据储存层；多个沟道通孔，从第一端到第二端垂直延伸穿过所述堆叠件并且包括第一沟道通孔，所述第一沟道通孔包括半导体层；和源极线，通过所述第一端耦合到所述半导体层；以及位线，通过所述第二端耦合到所述半导体层；其中，所述多个浮置栅极包括第一浮置栅极，所述第一浮置栅极环绕所述第一沟道通孔并且通过隧道电介质与所述半导体层隔开；所述字线栅极围绕所述多个浮置栅极；并且所述数据储存层在所述字线栅极与所述多个浮置栅极之间延伸。2.根据权利要求1所述的存储器器件，其中，所述一个或多个存储器单元层包括多个存储器单元层。3.根据权利要求1所述的存储器器件，其中：所述数据储存层包括铁电层；并且所述半导体层、所述隧道电介质、所述第一浮置栅极、所述数据储存层和所述字线栅形成金属
‑
铁电
‑
金属
‑
绝缘体
‑
半导体存储器单元。4.根据权利要求1所述的存储器器件，还包括：半导体衬底；其中，所述堆叠件形成在所述半导体衬底上；以及所述源极线通过所述半导体衬底的重掺杂区耦合到所述半导体层。5.根据权利要求1所述的存储器器件，还包括：位线连接选择栅极层，位于所述一个或多个存储器单元层与所述第二端之间；其中，所述位线连接选择栅极层包括围绕所述多个沟道通孔延伸的位线连接选择栅极。6.根据权利...

【专利技术属性】
技术研发人员：张国彬，刘建宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：