一种刚挠结合电路板多层挠性基板压合工艺制造技术

一种刚挠结合电路板多层挠性基板压合工艺，涉及电路板制备工艺领域，在内层蚀刻后的挠性基板弯折区域局部贴合覆盖膜，并快压成型；将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁；将切割后的AD纯胶贴合于棕化后挠性基板线路面，贴合后的AD纯胶进行预压；对挠性基板非AD胶覆盖的铜区域再次棕化；将切割后的半固化片与所贴AD纯胶的挠性基板，与其它基板进行叠层；将叠层后的四层挠性基板，通过熔合的方式对板边进行固定，其后一次压合。本发明专利技术提前通过激光切割将挠性区域的对应的半固化片与刚性区域对应的AD纯胶镂空，其后将两种粘接片放置于同一层挠性基板进行叠层压合，既不影响软板的柔软性，又达到刚性区域无覆盖膜与AD胶的效果。域无覆盖膜与AD胶的效果。域无覆盖膜与AD胶的效果。

【技术实现步骤摘要】
一种刚挠结合电路板多层挠性基板压合工艺


[0001]本专利技术涉及刚挠结合电路板制备工艺领域，具体涉及一种刚挠结合电路板多层挠性基板压合工艺。

技术介绍

[0002]刚挠结合电路板以可多维安装的特性在越来越多的领域被运用，目前，随着挠性PI 低介电常数的材料的推出，高频高速类刚挠结合电路板的运用也越来越多，其内层信号阻抗线两面采用地层屏蔽的设计越加成熟稳定，因此，多层挠性压合是必然的结构之一。
[0003]目前，此类结构的常规做法有两种：第一种方法是，挠性层之间不增加覆盖膜，直接使用半固化片，但半固化片是环氧树脂粘接片，一般用在电路板的刚性区域上，具有不耐弯折、易断的缺点，因此，压合在多层挠性层之间，仅仅限制于弯折角度在130度以上，否则会有断裂风险；第二种方法是，多层挠性基板使用AD纯胶做一次快压，后再通过半固化片做二次层压，因常规AD纯胶的厚度为25μm，无法对结合面的线路进行填充，因此需要在线路面整面贴覆盖膜，从而在钻孔时，因钻刀发热导致覆盖膜PI拉裂，在等离子除胶时沿该区域咬蚀量增大从而形成折镀现象。
[0004]为保证刚挠结合电路板的钻孔孔壁的可靠性，减少刚性区域材料的种类使用以及无胶化，是解决折镀异常问题的主要方法，本专利技术将通过新型的叠层结构以及压合工艺改善孔铜折镀程度。

技术实现思路

[0005]根据
技术介绍
提出的问题，本专利技术提供一种刚挠结合电路板多层挠性基板压合工艺来解决，接下来对本专利技术做进一步地阐述。
[0006]一种刚挠结合电路板多层挠性基板压合工艺，包括以下步骤：
[0007]在内层蚀刻后的挠性基板弯折区域局部贴合覆盖膜，并快压成型；
[0008]将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁；
[0009]将切割后的AD纯胶贴合于棕化后挠性基板线路面，
[0010]贴合后的AD纯胶进行预压；
[0011]对挠性基板非AD胶覆盖的铜区域再次棕化；
[0012]将切割后的半固化片与所贴AD纯胶的挠性基板，与其它基板进行叠层；
[0013]将叠层后的四层挠性基板，通过熔合的方式对板边进行固定，其后一次压合。
[0014]进一步地，蚀刻选择EDS负片蚀刻线，蚀刻速度：4.5m
‑
5.5m/min，蚀刻压力：挠性基板湿膜加干膜面次为2.8
±
0.5kg/cm2，刚性基板面为2.5
±
0.5kg/cm2；HCL酸当量：2.5
ꢀ±
0.5N；CU2：145
±
20g/L。
[0015]进一步地，覆盖膜长度需要挠性弯折区域单边大0.5mm；覆盖膜贴合后进行压合，压合参数为：温度185
±
5℃，预压10s，成型时间250s，压力25kg/cm2；压后的覆盖膜在 150℃是环境下烘烤2H。
[0016]进一步地，等离子流的参数选择为：氩气流量：900ML/min；氧气流量：800ML/min；时间：15min。
[0017]进一步地，等离子后的基板使用棕化对铜面进行清洁与咬蚀；棕化蚀刻量控制在1 μm
‑
1.5μm之内，参数管控如下：
[0018]H2SO4：55
±
5ml/L；
[0019]MS800：35
‑
40ml/L；
[0020]H2O2：35
‑
40ml/L；
[0021]CU
2+
：＜32g/L；
[0022]速度：2.5m/min。
[0023]进一步地，在一棕化后的挠性基板上贴合提前切割好的AD纯胶，而后通过快压对纯胶进行预压，让AD纯胶与基板能初步结合，预压参数如下：预压时间：5S；压力：15KG；温度：100℃。
[0024]进一步地，提前切割好的环氧树脂半固化片与两张挠性基板叠合，叠合顺序为：第一层挠性基板
–
半固化片
–
第二层挠性基板。
[0025]进一步地，半固化片选择不流动类型，其厚度为80μm，对于半固化片与AD纯胶的开窗，刚性区域与挠性区域的镂空位置需要交接0.5mm。
[0026]进一步地，熔合位置为拼板的工艺边废料区域，靠近板边5.0mm处，每pnl共熔合 8处，其长边各三处，短边各一处。
[0027]进一步地，熔合后的多层基板进行一次压合，在高温高压在真空环境内对粘接片进行熔化、填充、固化；升温速率控制在2.2℃
‑
2.6℃/min之间；料温需要达到175℃
‑
185℃；压力：30kg
‑
32kg；高温段压合时间：100分钟
‑
120分钟；冷压时间为2H，温度为80℃。
[0028]有益效果：与现有技术相比，本专利技术提前通过激光切割将挠性区域的对应的半固化片与刚性区域对应的AD纯胶镂空，其后将两种粘接片放置于同一层挠性基板进行叠层压合，因两种材料的镂空位置不一致，从而达到挠性区域为AD纯胶粘合，刚性区域为半固化片粘合的效果。本工艺所生产的结构，既不影响软板的柔软性，又达到刚性区域无覆盖膜与AD 胶的效果，从而对钻孔的品质做出改善。
附图说明
[0029]图1：应用本专利技术制备的多层挠性基板压合叠层结构的结构示意图。
具体实施方式
[0030]接下来结合附图对本专利技术的一个具体实施例来做详细地阐述。
[0031]本专利技术在多层挠性结合层间，使用环氧树脂半固化片与环氧AD纯胶两种粘接片，提前通过激光切割将挠性区域的半固化片与刚性区域的AD纯胶镂空，其后将两种粘接片放置于同一层挠性基板进行叠层压合。
[0032]其具体实施的步骤为：
[0033]1、在内层蚀刻后的挠性基板弯折区域，局部贴合覆盖膜，并通过快压设备压合成型；
[0034]2、将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁；
[0035]3、将切割后的AD纯胶贴合于棕化后挠性基板线路面；
[0036]4、贴合后的AD纯胶通过快压进行预压；
[0037]5、对挠性基板非AD胶覆盖的铜区域，再次棕化；
[0038]6、将切割后的半固化片与所贴AD纯胶的挠性基板，与其它基板进行叠层；
[0039]7、将叠层后的四层挠性基板，通过熔后的方式，对板边进行固定，其后，进行一次压合。
[0040]内层蚀刻前还包括开料、内光成像、内光检查工序，为常规技术，本实施例不详细阐述。
[0041]所述蚀刻，是利用蚀刻药水，把没有被曝光且显影掉的干、湿膜部份铜去掉，从而保留干、湿膜保护铜面的图形。在此步骤中，蚀刻选择EDS负片蚀刻线，蚀刻参数如下：
[0042]蚀刻速度：4.5m
‑
5.5m/min，所述蚀刻速度需根据外层实际镀铜厚度进行微调，以保证导体的宽度公差；
[0043]蚀刻压力：挠性基板湿膜加干膜面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种刚挠结合电路板多层挠性基板压合工艺，包括以下步骤：在内层蚀刻后的挠性基板弯折区域局部贴合覆盖膜，并压合成型；将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁；将切割后的AD纯胶贴合于棕化后挠性基板线路面，贴合后的AD纯胶进行预压；对挠性基板非AD胶覆盖的铜区域再次棕化；将切割后的半固化片与所贴AD纯胶的挠性基板，与其它基板进行叠层；将叠层后的四层挠性基板，通过熔合的方式对板边进行固定，其后一次压合。2.根据权利要求1所述的多层挠性基板压合工艺，其特征在于：蚀刻选择EDS负片蚀刻线，蚀刻速度：4.5m
‑
5.5m/min，蚀刻压力：挠性基板湿膜加干膜面次为2.8
±
0.5kg/cm2，刚性基板面为2.5
±
0.5kg/cm2；HCL酸当量：2.5
±
0.5N；CU2：145
±
20g/L。3.根据权利要求2所述的多层挠性基板压合工艺，其特征在于，覆盖膜长度需要挠性弯折区域单边大0.5mm。4.根据权利要求3所述的多层挠性基板压合工艺，其特征在于，所述覆盖膜贴合后进行压合，压合参数为：温度185
±
5℃，预压10s，成型时间250s，压力25kg/cm2；压后的覆盖膜在150℃是环境下烘烤2H。5.根据权利要求4所述的多层挠性基板压合工艺，其特征在于，等离子流的参数选择为：氩气流量：900ML/min，氧气流量：800ML/min；时间：15min。6.根据权利要求5所述的多层挠性基板压合工艺，其特...

【专利技术属性】
技术研发人员：陈定成，杜林峰，马牛山，
申请(专利权)人：信丰迅捷兴电路科技有限公司，
类型：发明
国别省市：