三维集成结构及其形成方法技术

本发明专利技术涉及一种三维集成结构及其形成方法。所述形成方法中，先进行晶圆重构，形成包括至少两个的目标芯片和第一填充层的第一晶圆重构层，再利用晶圆级互连工艺在所述第一晶圆重构层一侧形成晶圆级互连结构，使所述第一晶圆重构层中的各所述目标芯片互连，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。所述三维集成结构可采用所述形成方法制作，其中晶圆级互连结构通过工艺能力较强的晶圆尺度互连工艺实现，能够实现高密度互连。互连。互连。

【技术实现步骤摘要】
三维集成结构及其形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种三维集成结构及一种三维集成结构的形成方法。

技术介绍

[0002]通过减小晶体管尺寸来提高集成度的微细化技术已趋于极限，在这种背景下，目前已提出的三维集成技术将半导体器件的多个构成要素分别作为目标芯片(芯粒，die)单独制造之后再组合，使各个目标芯片电性连接，连接后得到的整体作为一个大芯片进行工作。该三维集成技术中，各个目标芯片可以根据其功能采用不同微细化程度工艺制造，与依赖微细化的传统技术相比，在成品率和成本上更占优势。
[0003]现有方法通常采用中间基板(interposer)使目标芯片之间连接，或者，通过在目标芯片表面形成微凸块(u
‑
bumps)，再利用微凸块将目标芯片垂向堆叠到另一目标芯片或者封装基板上。但是，现有方法存在仅局部连接密度高而整体集成度受限的问题，并且制造成本较高。

技术实现思路

[0004]为了提高三维集成结构的集成度，并且降低制造成本，本专利技术提供一种三维集成结构及一种三维集成结构的形成方法。
[0005]一方面，本专利技术提供一种三维集成结构的形成方法，所述形成方法包括：
[0006]将至少两个的目标芯片分别接合至第一载片晶圆，在所述第一载片晶圆的表面区域形成第一空隙；
[0007]在所述第一载片晶圆上形成第一填充层，所述第一填充层填充所述第一空隙并连接所述第一载片晶圆上的所述目标芯片，在所述第一载片晶圆上形成第一晶圆重构层；以及
[0008]进行晶圆级互连工艺，在所述第一晶圆重构层一侧形成晶圆级互连结构，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连。
[0009]可选地，所述形成方法还包括：
[0010]在所述晶圆级互连结构表面接合至少一个其它的目标芯片，在所述晶圆级互连结构的表面区域形成第二空隙；以及
[0011]在所述晶圆级互连结构上形成第二填充层，所述第二填充层填充所述第二空隙并连接所述晶圆级互连结构上的所述目标芯片，在所述晶圆级互连结构上形成第二晶圆重构层。
[0012]可选地，所述形成方法还包括：
[0013]在所述第二晶圆重构层上接合第二载片晶圆，并移除所述第一载片晶圆，暴露出所述第一晶圆重构层的另一侧；
[0014]将一封装基板接合至所述第一晶圆重构层的另一侧，所述封装基板与所述第一晶
圆重构层电连接，所述封装基板远离所述第一晶圆重构层一侧具有多个接触垫；
[0015]对应于所述接触垫在所述封装基板远离所述第一晶圆重构层的一侧形成凸块；以及
[0016]移除所述第二载片晶圆。
[0017]可选地，所述第一晶圆重构层中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层另一侧的TSV导通孔，所述TSV导通孔与所述封装基板电连接。
[0018]可选地，所述形成方法还包括形成沿厚度方向贯穿所述第一填充层的TMV导通孔；
[0019]并且，在形成所述晶圆级互连结构和所述封装基板后，所述TMV导通孔分别与所述晶圆级互连结构和所述封装基板电连接。
[0020]可选地，所述第一晶圆重构层中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层另一侧的TSV导通孔；所述TMV导通孔通过所述晶圆级互连结构与所述第一晶圆重构层中的目标芯片电连接。
[0021]可选地，所述TMV导通孔在形成所述第一晶圆重构层之后且进行所述晶圆级互连工艺之前形成；或者，所述TMV导通孔在移除所述第一载片晶圆之后且接合所述封装基板之前形成。
[0022]一方面，本专利技术提供一种三维集成结构，所述三维集成结构包括：
[0023]第一晶圆重构层，包括至少两个目标芯片和位于所述目标芯片周围并连接所述目标芯片的第一填充层；以及
[0024]晶圆级互连结构，位于所述第一晶圆重构层的一侧，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连。
[0025]可选地，所述三维集成结构还包括：
[0026]封装基板，位于所述第一晶圆重构层的另一侧，所述封装基板与所述第一晶圆重构层电连接，所述封装基板远离所述第一晶圆重构层一侧具有多个接触垫；以及
[0027]凸块，对应于所述接触垫设置于所述封装基板远离所述第一晶圆重构层的一侧。
[0028]可选地，所述第一晶圆重构层中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层另一侧的TSV导通孔，所述TSV导通孔与所述封装基板电连接。
[0029]可选地，所述第一晶圆重构层还包括沿厚度方向贯穿所述第一填充层的TMV导通孔，所述TMV导通孔分别与所述晶圆级互连结构和所述封装基板电连接。
[0030]可选地，所述第一晶圆重构层中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层另一侧的TSV导通孔，所述TMV导通孔通过所述晶圆级互连结构与所述第一晶圆重构层中的目标芯片电连接。
[0031]可选地，所述三维集成结构还包括：
[0032]第二晶圆重构层，相对于所述第一晶圆重构层位于所述晶圆级互连结构的一侧，所述第二晶圆重构层包括至少一个其它的目标芯片和位于所述其它的目标芯片周围并连接所述其它的目标芯片的第二填充层。
[0033]本专利技术提供的三维集成结构的形成方法中，先进行晶圆重构，形成包括至少两个的目标芯片和第一填充层的第一晶圆重构层，再利用晶圆级互连工艺在所述第一晶圆重构层一侧形成晶圆级互连结构，使所述第一晶圆重构层中的各所述目标芯片互连，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。
[0034]本专利技术提供的三维集成结构包括第一晶圆重构层和位于所述第一晶圆重构层的一侧的晶圆级互连结构，所述第一晶圆重构层包括至少两个的目标芯片和位于所述目标芯片周围并连接所述目标芯片的第一填充层，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连，所述晶圆级互连结构通过工艺能力较强的晶圆尺度互连工艺实现，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。
附图说明
[0035]图1A至图1K是本专利技术一实施例的三维集成结构的形成方法的多个步骤的截面示意图。
[0036]图2A至图2L是本专利技术另一实施例的三维集成结构的形成方法的多个步骤的截面示意图。
[0037]图3是本专利技术另一实施例的三维集成结构的形成方法中目标芯片和晶圆级互连结构的平面图。
具体实施方式
[0038]以下结合附图和多个具体的实施例对本专利技术的三维集成结构及其形成方法作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。应当理解，说明书的附图采用了非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例。说明书中的术语“第一”及“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
[0039]此外，各个实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维集成结构的形成方法，其特征在于，包括：将至少两个的目标芯片分别接合至第一载片晶圆，在所述第一载片晶圆的表面区域形成第一空隙；在所述第一载片晶圆上形成第一填充层，所述第一填充层填充所述第一空隙并连接所述第一载片晶圆上的所述目标芯片，在所述第一载片晶圆上形成第一晶圆重构层；以及进行晶圆级互连工艺，在所述第一晶圆重构层一侧形成晶圆级互连结构，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连。2.如权利要求1所述的形成方法，其特征在于，还包括：在所述晶圆级互连结构表面接合至少一个其它的目标芯片，在所述晶圆级互连结构的表面区域形成第二空隙；以及在所述晶圆级互连结构上形成第二填充层，所述第二填充层填充所述第二空隙并连接所述晶圆级互连结构上的所述目标芯片，在所述晶圆级互连结构上形成第二晶圆重构层。3.如权利要求1所述的形成方法，其特征在于，还包括：在所述第二晶圆重构层上接合第二载片晶圆，并移除所述第一载片晶圆，暴露出所述第一晶圆重构层的另一侧；将一封装基板接合至所述第一晶圆重构层的另一侧，所述封装基板与所述第一晶圆重构层电连接，所述封装基板远离所述第一晶圆重构层一侧具有多个接触垫；对应于所述接触垫在所述封装基板远离所述第一晶圆重构层的一侧形成凸块；以及移除所述第二载片晶圆。4.如权利要求3所述的形成方法，其特征在于，所述第一晶圆重构层中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层另一侧的TSV导通孔，所述TSV导通孔与所述封装基板电连接。5.如权利要求3所述的形成方法，其特征在于，还包括：形成沿厚度方向贯穿所述第一填充层的TMV导通孔；并且，在形成所述晶圆级互连结构和所述封装基板后，所述TMV导通孔分别与所述晶圆级互连结构和所述封装基板电连接。6.如权利要求5所述的形成方法，其特征在于，所述第一晶圆重构层中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层另一侧的TSV导通孔；所述T...

【专利技术属性】
技术研发人员：胡胜，孙鹏，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：