半导体结构及其形成方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。本发明专利技术阻挡了相邻有源区之间电子的迁移，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。良率及性能可靠性。良率及性能可靠性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
[0003]在DRAM等半导体结构中，每个有源区与两条字线交叠(即两条字线穿过同一有源区)，当其中一条字线被激活且被反复刷新(refresh)，会产生如下两方面的影响：一方面，会对穿过同一有源区的另一条字线产生噪声或者干扰；另一方面，在与被激活的字线邻近的有源区被激活或者被刷新之前，若被激活的字线刷新频率过高，会使得与被激活的字线邻近的有源区变得脆弱，出现电荷损失或者漏电问题。上述两方面的影响都会造成与被激活的字线邻近的一个或者多个有源区的数据发生错误，产生所谓的行锤击效应(Row Hammer Effect)。
[0004]因此，如何减轻行锤击效应，降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性，是当前亟待解决的技术问题。

技术实现思路

[0005]本专利技术提供一种半导体结构及其形成方法，用于解决现有技术的半导体结构易产生行锤击效应的问题，以降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性。
[0006]为了解决上述问题，本专利技术提供了一种半导体结构的形成方法，包括如下步骤：
[0007]提供衬底；
[0008]刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；
[0009]填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。
[0010]可选的，形成多个有源区及多个凹槽的具体步骤包括：
[0011]形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
[0012]沿所述开口刻蚀所述衬底，形成沿所述第一方向延伸的初始有源区；
[0013]刻蚀所述初始有源区，形成所述第一凹槽、以及多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区；
[0014]沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方和部分所述有源
区下方的所述第二凹槽，且所述第二凹槽的内径大于所述第一凹槽的内径。
[0015]可选的，多个所述初始有源区沿第二方向平行排布，相邻的所述初始有源区之间具有间隙，所述第二方向与所述第一方向相交；刻蚀所述初始有源区之前，还包括如下步骤：
[0016]沉积介质材料于所述衬底上，形成填充满所述间隙的介质层。
[0017]可选的，形成所述第一凹槽的具体步骤包括：
[0018]刻蚀所述初始有源区，形成贯穿所述初始有源区的所述第一凹槽，所述第一凹槽将所述初始有源区分隔为多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区。
[0019]可选的，所述第一凹槽的底面与所述初始有源区的底面平齐。
[0020]可选的，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽的具体步骤包括：
[0021]形成覆盖所述第一凹槽侧壁的保护层；
[0022]沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方的初始第二凹槽；
[0023]扩大所述初始第二凹槽的内径，形成内径大于所述第一凹槽的所述第二凹槽。
[0024]可选的，扩大所述初始第二凹槽的内径的具体步骤包括：
[0025]采用湿法刻蚀工艺刻蚀所述初始第二凹槽。
[0026]可选的，所述初始第二凹槽的高度为所述有源区高度的1/5～1/4。
[0027]可选的，形成具有空气隙的填充层的具体步骤包括：
[0028]去除所述保护层和所述介质层；
[0029]沉积绝缘材料于所述凹槽内，形成所述第二凹槽内具有空气隙的填充层。
[0030]为了解决上述问题，本专利技术还提供了一种半导体结构，包括：
[0031]衬底；
[0032]凹槽，位于所述衬底内，包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，所述第二凹槽的内径大于所述第一凹槽的内径；
[0033]有源区，沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽还位于部分所述有源区下方；
[0034]填充层，填充于所述凹槽内，所述填充层中具有至少位于所述第二凹槽内的空气隙。
[0035]可选的，所述第一凹槽的底面与所述有源区的底面平齐。
[0036]可选的，所述第二凹槽的高度为所述有源区高度的1/5～1/4。
[0037]可选的，所述第二凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区的下方。
[0038]可选的，多个所述有源区沿所述第一方向和第二方向排布形成有源区阵列，所述第二方向与所述第一方向相交；
[0039]所述填充层还填充满沿所述第二方向排布、且相邻的两个所述有源区之间的间隙。
[0040]可选的，所述空气隙仅位于所述第二凹槽内；或者，
[0041]所述空气隙自所述第二凹槽内延伸至所述第一凹槽内。
[0042]本专利技术提供的半导体结构及其形成方法，通过在相邻的有源区之间形成凹槽，且凹槽包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，且所述第二凹槽还位于部分所述有源区下方，所述第二凹槽的内径大于所述第一凹槽的内径，利用沉积工艺形成至少所述第二凹槽内具有空气隙的填充层，利用空气具有较低介电常数的特点来隔离相邻的所述有源区，阻挡了相邻有源区之间电子的迁移，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
附图说明
[0043]附图1是本专利技术具体实施方式中半导体结构的形成方法流程图；
[0044]附图2A
‑
2N是本专利技术具体实施方式在形成半导体结构的过程中主要的工艺结构示意图；
[0045]附图3A
‑
3B是本专利技术具体实施方式中半导体结构的示意图。
具体实施方式
[0046]下面结合附图对本专利技术提供的半导体结构及其形成方法的具体实施方式做详细说明。
[0047]本具体实施方式提供了一种半导体结构的形成方法，附图1是本专利技术具体实施方式中半导体结构的形成方法流程图，附图2A
‑
2N是本专利技术具体实施方式在形成半导体结构的过程中主要的工艺结构示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：提供衬底；刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成多个有源区及多个凹槽的具体步骤包括：形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；沿所述开口刻蚀所述衬底，形成沿所述第一方向延伸的初始有源区；刻蚀所述初始有源区，形成所述第一凹槽、以及多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区；沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽，且所述第二凹槽的内径大于所述第一凹槽的内径。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，多个所述初始有源区沿第二方向平行排布，相邻的所述初始有源区之间具有间隙，所述第二方向与所述第一方向相交；刻蚀所述初始有源区之前，还包括如下步骤：沉积介质材料于所述衬底上，形成填充满所述间隙的介质层。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的具体步骤包括：刻蚀所述初始有源区，形成贯穿所述初始有源区的所述第一凹槽，所述第一凹槽将所述初始有源区分隔为多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区。5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一凹槽的底面与所述初始有源区的底面平齐。6.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽的具体步骤包括：形成覆盖所述第一凹槽侧壁的保护层；沿所述第...

【专利技术属性】
技术研发人员：卢经文，王晓玲，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：