隔离器件的形成方法技术

本发明专利技术提供了一种隔离器件的形成方法，包括：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除第二衬底，以露出第二氧化硅层。本发明专利技术降低了工艺难度。本发明专利技术降低了工艺难度。本发明专利技术降低了工艺难度。

【技术实现步骤摘要】
隔离器件的形成方法


[0001]本专利技术涉及半导体
，尤其是涉及一种隔离器件的形成方法。

技术介绍

[0002]集成电路工艺中，在同一块半导体硅片上，需要同时制作多个功能器件或功能元件，因此，需要使用隔离器件将功能器件或功能元件隔离开。沟槽隔离结构是常用的隔离器件，沟槽隔离结构的宽度(位于相邻功能器件或者说相邻功能元件之间的宽度)一般为大于20um。沟槽隔离结构通常是通过向沟槽中填充二氧化硅而形成。
[0003]现有技术中，形成隔离器件的方法包括：请参照图1至图4，首先提供衬底110，衬底110包括相对的正面和背面；从正面开始刻蚀衬底110，并在衬底110内部停止刻蚀，以形成若干个沟槽；向沟槽内填充二氧化硅，以形成若干个沟槽隔离结构120；在沟槽隔离结构120之间的衬底110内形成CMOS器件的栅极结构130，以及位于衬底110的表面的氧化层140；从衬底110的背面开始刻蚀衬底110，将衬底110减薄，使得背面露出沟槽隔离结构120的表面；最后，在衬底110的背面沉积二氧化硅，以形成氧化硅层150，氧化硅层150覆盖衬底110的背面。
[0004]然而，减薄后的衬底易碎且抓取艰难，所以在减薄后的衬底的背面沉积二氧化硅的工艺难度较高，并且，如果沟槽隔离结构的宽度可能不同，则刻蚀深度也可能会不同，所以导致从背面刻蚀衬底来减薄衬底的工艺难度较高。

技术实现思路

[0005]本专利技术的目的在于提供一种隔离器件的形成方法，不需要在衬底的背面沉积二氧化硅，可以降低工艺难度，同时，不需要通过从衬底背面刻蚀衬底来露出沟槽隔离结构的表面，所以可以进一步降低工艺难度。
[0006]为了达到上述目的，本专利技术提供了一种隔离器件的形成方法，包括：
[0007]提供第一半导体结构，所述第一半导体结构包括第一衬底以及位于所述第一衬底的表面的第一氧化硅层；
[0008]提供第二半导体结构，所述第二半导体结构包括第二衬底以及位于所述第二衬底的表面的第二氧化硅层；
[0009]将所述第一氧化硅层和第二氧化硅层相对，以键合所述第一半导体结构和第二半导体结构；
[0010]从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄；
[0011]在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，所述沟槽隔离结构和所述第一氧化硅层连接；
[0012]在所述沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；
[0013]去除所述第二衬底，以露出所述第二氧化硅层。
[0014]可选的，在所述的隔离器件的形成方法中，所述第一半导体结构和所述第二半导
体均为SOI。
[0015]可选的，在所述的隔离器件的形成方法中，形成第一半导体结构的方法包括：
[0016]提供第一衬底；
[0017]在所述第一衬底的表面形成第一氧化硅层。
[0018]可选的，在所述的隔离器件的形成方法中，所述第一氧化硅层和第二氧化硅层的厚度均为7μm～15μm。
[0019]可选的，在所述的隔离器件的形成方法中，第一氧化硅层和第二氧化硅层的材料均包括二氧化硅。
[0020]可选的，在所述的隔离器件的形成方法中，从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄的方法包括：从所述衬底上与所述第一氧化硅层相对的一面开始刻蚀部分厚度的所述第一衬底，使得所述第一衬底减薄。
[0021]可选的，在所述的隔离器件的形成方法中，将所述第一衬底减薄后，所述第一衬底的厚度为3μm～5μm。
[0022]可选的，在所述的隔离器件的形成方法中，形成沟槽隔离结构的方法包括：
[0023]刻蚀所述第一衬底，以形成沟槽，所述沟槽内露出所述第一氧化硅层的表面；
[0024]向所述沟槽内填充二氧化硅。
[0025]可选的，在所述的隔离器件的形成方法中，所述沟槽隔离结构的高度为3μm～5μm，宽度为15μm～30μm。
[0026]可选的，在所述的隔离器件的形成方法中，去除所述第二衬底的方法包括：刻蚀去除所述第二衬底。
[0027]在本专利技术提供的隔离器件的形成方法中，包括：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除第二衬底，以露出第二氧化硅层提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内形成功能器件；去除第二衬底，以露出第二氧化硅层。本专利技术不需要在衬底的背面沉积二氧化硅，降低了工艺难度，同时，不需要通过从衬底背面刻蚀衬底来露出沟槽隔离结构的表面，所以进一步降低了工艺难度。
附图说明
[0028]图1至图4为现有技术的隔离器件的形成方法的示意图；
[0029]图5为本专利技术实施例的隔离器件的形成方法的流程图；
[0030]图6至图12为本专利技术实施例的隔离器件的形成方法的示意图；
[0031]图中：110
‑
衬底、120
‑
沟槽隔离结构、130
‑
栅极结构、140
‑
氧化层、150
‑
氧化硅层、210
‑
第一衬底、220
‑
第一氧化硅层、230
‑
第二衬底、240
‑
第二氧化硅层、250
‑
沟槽隔离结构、260
‑
栅极结构、270
‑
氧化层。
具体实施方式
[0032]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0033]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0034]请参照图5，本专利技术实施例提供了一种隔离器件的形成方法，包括：
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离器件的形成方法，其特征在于，包括：提供第一半导体结构，所述第一半导体结构包括第一衬底以及位于所述第一衬底的表面的第一氧化硅层；提供第二半导体结构，所述第二半导体结构包括第二衬底以及位于所述第二衬底的表面的第二氧化硅层；将所述第一氧化硅层和第二氧化硅层相对，以键合所述第一半导体结构和第二半导体结构；从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，所述沟槽隔离结构和所述第一氧化硅层连接；在所述沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除所述第二衬底，以露出所述第二氧化硅层。2.如权利要求1所述的隔离器件的形成方法，其特征在于，所述第一半导体结构和所述第二半导体均为SOI。3.如权利要求1所述的隔离器件的形成方法，其特征在于，形成第一半导体结构的方法包括：提供第一衬底；在所述第一衬底的表面形成第一氧化硅层。4.如权利要求1所述的隔离器件的形成方法，其特征在于，所述第一氧化硅层和第二氧化...

【专利技术属性】
技术研发人员：孔蔚然，杨继业，王健鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：