本发明专利技术涉及一种将薄层(5)转移到支承衬底(1)上的方法，该方法包括使用制备方法来制备支承衬底(1)，该制备方法包括提供在主面上具有电荷俘获层(2)的基础衬底(3)并且在电荷俘获层(2)上形成厚度大于200nm的介电层(4)。一旦介电层(4)形成，同时执行介电层的沉积和离子溅射。该转移方法还包括通过分子键合将施主衬底接合到载体衬底(1)的介电层(4)，而不通过抛光来准备介电层(4)的自由面，施主衬底具有限定薄层(5)的脆化平面。最后，该方法包括在脆化平面处分离施主衬底，以便释放薄层(5)并将其转移到支承衬底(1)。其转移到支承衬底(1)。其转移到支承衬底(1)。
【技术实现步骤摘要】
【国外来华专利技术】将薄层转移到设有电荷俘获层的载体衬底的方法
[0001]本专利技术涉及将薄层转移到包含电荷俘获层的载体衬底的方法。这些衬底特别适用于射频集成器件的领域，即处理在大约3kHz至300GHz之间的频率范围内的信号的电子器件的领域，例如在电信(电话、Wi
‑
Fi、蓝牙等)领域。这些衬底也适用于光子学领域。
技术介绍
[0002]为了防止或限制可能发生在电子或光子器件与该器件所形成在的绝缘体上硅(SOI)衬底的载体衬底之间的电磁耦合效应，已知的通常做法是在掩埋介电层与SOI的载体之间直接在介电层下面插入电荷俘获层。该层可以由例如1至10微米之间的多晶硅层组成。然后，形成多晶体的晶粒的边界形成电荷载流子的陷阱，被俘获的电荷载流子可能源自俘获层本身或源自下面的衬底。因此，防止了在绝缘层下形成导电平面。这种类型的已知SOI衬底的制造例如在文献FR2860341、FR2933233、FR2953640、US2015115480、US7268060、US6544656、US20200020520或WO2020008116中进行了描述。
[0003]为了形成具有这种俘获层特征的SOI衬底，通过在基础衬底(base substrate)上形成电荷俘获层来制备载体衬底。接下来，使用层转移方法(例如使用智能切割技术)，将薄层转移到该载体衬底上。根据该技术，通常通过分子键合将施主衬底接合到载体衬底，施主衬底的特征在于用其暴露面限定待转移的薄层的弱化平面。然后在弱化平面处分离施主衬底，以便将薄层转移到载体衬底。在接合载体衬底和薄层之前，例如通过氧化这些衬底中的一个或两个，将介电层插入载体衬底与薄层之间。
[0004]利用智能切割技术，通过将轻物质(例如氢和/或氦)引入到施主衬底中，当存在介电层时通常通过注入穿过介电层来获得弱化平面。待转移的薄层的厚度决定待注入的物质的能量和剂量：厚度越大，能量和剂量越大。以高能量注入大剂量在工业上不是有利的；因此，为了解决这个问题，优选在载体衬底上而不是在施主衬底上形成至少一部分介电层，特别是当将该介电层选择为相对厚时，例如厚于200nm。在光子学领域中，该厚度可达到一微米或甚至几微米，这加剧了与存在相当厚的介电层有关的所有问题。
[0005]申请人进行的实验因此揭示了通过氧化由多晶硅制成的电荷俘获层形成介电层存在许多问题。这种氧化倾向于形成呈现粗糙表面状态的载体衬底，因此必须在接合步骤之前例如通过抛光来制备该载体衬底，从而使方法更复杂。二氧化硅和多晶硅层的其余部分之间的掩埋界面也是粗糙的，这在器件制造步骤期间光学检查SOI衬底时可能存在问题。在这点上应当注意，对于抛光而言该界面是不可及的，并且必须保持在衬底的主体内，这可能不利地影响在采用这种载体衬底的衬底中/上形成的器件特别是光子器件的操作。此外，氧化步骤易于使载体衬底变形并导致显著的弯曲。这种弯曲的存在使随后的接合步骤复杂化，更一般地，使利用常规设备在生产线上处理载体基片复杂化。
[0006]应当注意，通过在载体衬底上沉积而不是通过氧化载体来形成介电层存在类似的问题。具体地，PECVD(等离子体增强化学气相沉积)或LPCVD(低压化学气相沉积)的常规技术引起显著的弯曲，并且通常导致形成非常粗糙的层，在考虑任何接合之前必须通过抛光
来制备所述非常粗糙的层。
[0007]Pye等人的文献“High density plasma CVD and CMP for 0.25M intermetal dielectric processing”，solid state technology，Penwellcorporation，vol 38，n
°
12，1995和Machida等人的“New planarization technology using bias ECR plasma deposition”，Japanese journal of applied physics，329
‑
332页(1985)教导了用于沉积金属间介电膜的技术，所述金属间介电膜通常位于功能半导体结构的两层金属之间。这些膜的目的是填充表现出显著纵横比的形貌图案(topographical pattern)，并且在其沉积之后进行抛光步骤。
[0008]专利技术目的
[0009]本专利技术旨在克服全部上述缺点或其中一些缺点。
技术实现思路
[0010]为了实现这些目的之一，本专利技术的主题涉及一种将薄层转移至载体衬底的方法，该方法包括以下步骤：
[0011]‑
使用制备方法来制备载体衬底，所述制备方法包括：提供基础衬底，该基础衬底在主面上具有电荷俘获层；以及在所述电荷俘获层上形成厚度大于200nm的介电层，在形成所述介电层时同时实施所述介电层的沉积和离子溅射；
[0012]‑
借助分子键合，在不通过抛光来制备所述介电层的自由面的情况下，将施主衬底接合到所述载体衬底的所述介电层，所述施主衬底的特征在于弱化平面，所述弱化平面限定所述薄层；
[0013]在弱化平面处分离施主衬底，以便释放薄层并将其转移到载体衬底。
[0014]根据本专利技术的其他有利和非限制性特征，单独或以任何技术上可行的组合包括：
[0015]‑
所述制备方法包括在所述基础衬底的与所述主面相反的背面上形成弓形补偿层；
[0016]‑
该弓形补偿层的厚度介于500nm至1000nm之间；
[0017]‑
所述基础衬底是表现出低于1000ohm.cm的电阻率的单晶硅衬底；
[0018]‑
所述基础衬底是表现出高于600ohm.cm的电阻率的单晶硅衬底；
[0019]‑
电荷俘获层包括多晶硅；
[0020]‑
电荷俘获层包括碳；
[0021]‑
电荷俘获层的厚度介于1微米至20微米之间；
[0022]‑
介电层是由二氧化硅构成的；
[0023]‑
介电层包括由氮化硅或氮氧化硅制成的阻挡层；
[0024]‑
介电层的厚度介于200nm至10微米之间，并且优选地介于600nm至10微米之间；
[0025]‑
沉积/溅射比在1至10之间，优选地在2至5之间；
[0026]‑
介电层是在300℃至450℃间，优选在350℃至400℃之间的温度形成的；
[0027]‑
介电层是在表现出低于大气压的压力的气氛中形成的；
[0028]‑
该方法还包括在中性气氛中并且在超过介电层的形成温度并且优选低于950℃的温度对介电层进行退火的操作；
[0029]‑
在10微米
×
10微米的测量场上，介电层的自由面表现出以RMS值计的低于0.5nm
的粗糙度；
[0030]‑
施主衬底没有任何介电表面层。
附图说明
[0031]本专利技术的其他特征和本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种将薄层(5)转移至载体衬底(1)的方法，该方法包括以下步骤：
‑
使用制备方法来制备载体衬底(1)，所述制备方法包括提供在主面上具有电荷俘获层(2)的基础衬底(3)并且在所述电荷俘获层(2)上形成厚度大于200nm的介电层(4)，在形成所述介电层(4)时，同时实施所述介电层的沉积和离子溅射；
‑
在不通过抛光来制备所述介电层(4)的自由面的情况下，通过分子键合将施主衬底接合到所述载体衬底(1)的所述介电层(4)，所述施主衬底的特征在于弱化平面，所述弱化平面限定了所述薄层(5)；
‑
在所述弱化平面处分裂所述施主衬底，以便释放所述薄层(5)并将所述薄层(5)转移到所述载体衬底(1)。2.根据权利要求1所述的方法，其中，所述制备方法包括在所述基础衬底(3)的与所述主面相反的背面上形成弓形补偿层(32)。3.根据权利要求2所述的方法，其中，所述弓形补偿层(32)的厚度介于500nm至1000nm之间。4.根据前述权利要求中任一项所述的方法，其中，所述基础衬底(3)是电阻率高于600ohm.cm的单晶硅衬底。5.根据前述权利要求中任一项所述的方法，其中，所述电荷俘获层(2)包括多晶硅。6.根据前述权利要求中任一项所述的方法，其中，所述电荷俘获层(2)包含碳。7.根据前述权利要求中任...
【专利技术属性】
技术研发人员：B，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。