一种存储器装置包含存储器阵列，其包括多个平面；和多个独立平面驱动电路。所述存储器装置另外包含控制逻辑以跟踪所述多个独立平面驱动电路的状态，并且检测与所述多个独立平面驱动电路中的第一独立平面驱动电路相关联的安静事件的发生。所述控制逻辑另外确定与所述多个独立平面驱动电路中的第二独立平面驱动电路相关联的高噪声事件是否正在并发地发生。响应于确定与所述第二独立平面驱动电路相关联的所述高噪声事件正在并发地发生，所述控制逻辑确定所述第一独立平面驱动电路是否具有高于所述第二独立平面驱动电路的优先级的优先级。响应于确定所述第一独立平面驱动电路具有高于所述第二独立平面驱动电路的优先级的优先级，所述控制逻辑暂停与所述第二独立平面驱动电路相关联的所述高噪声事件并且准许与所述第一独立平面驱动电路相关联的所述安静事件发生。静事件发生。静事件发生。
【技术实现步骤摘要】
【国外来华专利技术】和“1”或这类值的组合)表示。
[0012]存储器装置可由按二维或三维网格布置的位组成。存储器单元以列(下文也称为位线)和行(下文也称为字线)的阵列形成于硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置的平面，以便允许在每一平面上进行并发操作。存储器装置可以包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。举例来说，存储器装置可包含可由存储器装置的平面共享的多个存取线驱动电路和电力电路，以促进两个或更多个存储器平面的包含不同页类型的页的并发存取。为易于描述，这些电路通常可称为独立平面驱动电路。
[0013]在特定存储器装置中，独立平面驱动电路中的每一个可共享共同接地供应线(例如，0V)。由独立平面驱动电路中的一或多个执行的特定操作可产生影响此接地供应线上的电压电平的噪声。举例来说，在读取操作之后，当存储器装置的存储器阵列的信号线经放电时，多余电荷流到接地供应线，这可致使电压电平被拉到高于0V，因此提升本地接地。这可影响相关联的独立平面驱动电路以及共享共同接地供应线的任何其它独立平面驱动电路中的晶体管(例如用于感测的nMOS晶体管)的操作。举例来说，如果归因于存储器装置的一个平面上的放电事件，接地供应线的电压电平增加，那么电压电平可变得高于对存储器装置的另一平面执行读取操作的独立平面驱动电路中的nMOS感测晶体管的栅极电压，进而致使感测晶体管关断，且有可能在读取操作期间引起感测错误。另外，随着流到接地供应线的电荷电平耗散，晶体管可重新接通。此现象有时被称为接地弹跳，且通常在存储器装置的操作中是非所要的。随着存储器装置中的独立平面驱动电路的数目增加，来自此接地弹跳的负面影响也会增加，这是因为更有可能独立平面驱动电路中的至少一个将在接地供应线上产生噪声，这将对独立平面驱动电路中的另一个的敏感性nMOS感测操作产生负面影响。
[0014]本公开的方面通过管理与对多平面存储器装置的单独平面并发地执行存储器存取操作相关联的安静事件和高噪声事件以便降低特定时间段期间的噪声级来解决以上和其它缺陷。如本文所描述，多平面存储器装置可包含多个平面，其各自具有被配置成并发地(例如，在时间上至少部分地重叠)执行存储器存取操作的相关联独立平面驱动电路。在这些存储器存取操作的进程期间，特定独立平面驱动电路可遇到安静事件(例如，当共享的共同供应线上的较小噪声是合乎需要的以避免对正在执行的敏感性操作的负面影响时的时间段)。当遇到这类安静事件时，存储器装置上的降噪组件可确定任何其它独立平面驱动电路是否并发地经历高噪声事件(例如，当共享的共同供应线上产生噪声时的时间段)。如果是，那么取决于与对应独立平面驱动电路相关联的相应优先级，降噪组件可暂停高噪声事件或安静事件中的一个以防止冲突并且避免共享的共同供应线上的噪声可引起的负面影响。在一个实施例中，降噪组件基于其中在存储器装置处接收到对应于存储器存取操作的命令的次序来指配相应优先级。举例来说，如果指向存储器装置的第一平面的特定命令在指向第二平面的另一命令之前被接收到，那么与第一平面相关联的第一独立平面驱动电路将具有高于与第二平面相关联的第二独立平面驱动电路的优先级。因此，降噪组件将不中断正在由第一独立平面驱动电路执行的第一存储器存取操作，而是将中断正在由第二独立
平面驱动电路执行的第二存储器存取操作，条件是所述第二存储器存取操作与第一存储器存取操作冲突。
[0015]此方法的优点包含但不限于当独立平面驱动电路中的至少一个正在经历安静事件时共享的共同供应线上存在的噪声量减少。噪声降低使负面影响(例如，接地弹跳)降到最低，这可提高存储器装置中的性能。举例来说，可减少与执行存储器存取操作相关联的错误率而不显著影响等待时间。因此，存储器装置提供的总体服务质量水平得以改进。
[0016]图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或这类的组合。
[0017]存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储器(UFS)驱动器、安全数字(SD)和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO
‑
DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
[0018]计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。
[0019]计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
[0020]主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用例如存储器子系统110将数据写入到存储器子系统110并从存储器子系统110读取数据。
[0021]主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可另外利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统1本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种存储器装置，其包括：存储器阵列，其包括多个平面；多个独立平面驱动电路，其以操作方式与所述多个平面耦合；和控制逻辑，其以操作方式与所述多个独立平面驱动电路耦合以执行包括以下操作的操作：跟踪所述多个独立平面驱动电路的状态；检测与所述多个独立平面驱动电路中的第一独立平面驱动电路相关联的安静事件的发生，所述第一独立平面驱动电路对应于所述多个平面中的第一平面；确定与所述多个独立平面驱动电路中的第二独立平面驱动电路相关联的高噪声事件是否正在并发地发生，所述第二独立平面驱动电路对应于所述多个平面中的第一平面；响应于确定与所述第二独立平面驱动电路相关联的所述高噪声事件正在并发地发生，确定所述第一独立平面驱动电路是否具有高于所述第二独立平面驱动电路的优先级的优先级；和响应于确定所述第一独立平面驱动电路具有高于所述第二独立平面驱动电路的优先级的优先级，暂停与所述第二独立平面驱动电路相关联的所述高噪声事件并且准许与所述第一独立平面驱动电路相关联的所述安静事件发生。2.根据权利要求1所述的存储器装置，其中跟踪所述多个独立平面驱动电路的所述状态包括跟踪与所述多个独立平面驱动电路相关联的多个读取操作，所述多个读取操作包括与从所述存储器阵列的所述多个平面读取数据相关联的安静事件和高噪声事件。3.根据权利要求1所述的存储器装置，其中所述安静事件包括由所述第一独立平面驱动电路执行以从所述第一平面的块读取数据的感测操作。4.根据权利要求1所述的存储器装置，其中所述高噪声事件包括由所述第二独立平面驱动电路执行的操作，所述操作在所述多个独立平面驱动电路共享的共同电压供应中产生信号弹跳。5.根据权利要求1所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：响应于确定与所述第二独立平面驱动电路相关联的所述高噪声事件不并发地发生，准许与所述第一独立平面驱动电路相关联的所述安静事件发生。6.根据权利要求1所述的存储器装置，其中确定所述第一独立平面驱动电路是否具有高于所述第二独立平面驱动电路的优先级的优先级包括确定在所述存储器装置处是否在正在由所述第二独立平面驱动电路执行并且与所述高噪声事件相关联的相关联第二读取操作之前接收到正在由所述第一独立平面驱动电路执行并且与所述安静事件相关联的第一读取操作。7.根据权利要求1所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：响应于确定所述第一独立平面驱动电路具有低于所述第二独立平面驱动电路的优先级的优先级，等待与所述第二独立平面驱动电路相关联的所述高噪声事件完成并且随后准许与所述第一独立平面驱动电路相关联的所述安静事件发生。8.根据权利要求1所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的
操作：确定与所述第一独立平面驱动电路相关联的所述安静事件已完成并且重新开始与所述第二独立平面驱动电路相关联的所述高噪声事件。9.一种方法，其包括：接收指向包括多个平面的存储器装置的多个读取命令；将所述多个读取命令指配给与所述多个平面相关联的多个独立平面驱动电路；确定所述多个独立平面驱动电路的相应优先级；和基于所述多个独立平面驱动电路的所述相应优先级，管理对应于所述多个读取命令的安静事件和高噪声事件。10.根据权利要求9所述的方法，其中确定所述多个独立平面驱动电路的所述相应优先级包括确定其中接收到对应于所述多个独立平面驱动电路的所述多个读取命令的次序。11.根据权利要求9所述的方法，其中管理所述安静事件和所述高噪声事件包括：确定与关联于具有较高优先级的独立平面驱动电路的安静事件并发地发生的高噪声事件的数目是否满足阈值准则；和响应于所...
【专利技术属性】
技术研发人员：T，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。