一种平视显示系统中高度集成化图形生成和处理装置制造方法及图纸

本发明专利技术提供了一种平视显示系统中高度集成化图形生成和处理装置。包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块。本发明专利技术基于FPGA实现，不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。本发明专利技术构成明晰，具有低复杂度、高集成度、低延迟、低功耗等优点，在小型化平视显示设备中具有广泛应用价值。值。值。

【技术实现步骤摘要】
一种平视显示系统中高度集成化图形生成和处理装置


[0001]本专利技术属图形生成
，具体涉及一种平视显示系统中高度集成化图形生成和处理装置。

技术介绍

[0002]机载显示系统根据收到的飞行参数绘制符号画面通过平、头显显示。目前采用商用GPU生成符号画面，但是商用GPU功耗高、体积大，同时需要额外的电路来实现畸变校正和图像叠加功能。因此，迫切需求一种用于平视显示系统的低功耗、高集成度的图形生成和处理装置。

技术实现思路

[0003]为了克服现有技术的不足，本专利技术提供一种平视显示系统中高度集成化图形生成和处理装置。包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。本专利技术构成简单，具有复杂度低、集成度高、低延迟、功耗等特点。
[0004]一种平视显示系统中高度集成化图形生成和处理装置，其特征在于包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，所有模块由FPGA实现；其中，图像绘制模块和视频同步模块内分别集成畸变校正功能；
[0005]所述的绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志并存入绘图指令缓存模块；
[0006]所述的图形绘制模块从绘图指令缓存模块中读取绘图指令，依据绘图指令完成图形绘制并进行畸变校正，然后通过Cache缓存模块读取当前外部图形显存地址中的颜色值，与畸变校正后的绘图数据中相应像素点坐标的颜色值按照透明度系数混合后再写入外部图形显存；
[0007]所述的显示输出模块从外部图形显存中读取绘图数据，按照设置分辨率的VESA时序输出显示画面至图像叠加模块；
[0008]所述的视频同步模块对外部EVS视频时钟域的视频数据进行畸变校正后输出到图像叠加模块，并同步到显示输出模块的时钟域内；
[0009]所述的图像叠加模块将同步后的EVS视频和显示输出模块输出的显示画面进行叠加处理后输出。
[0010]具体地，所述的外部总线为PCIE或AXI总线。
[0011]具体地，所述的绘图指令包括设置命令和图形命令，设置命令主要包括图形分辨率、开窗口、闭塞区在内的参数设置，图形命令主要包括点、线、圆形、三角形、圆弧、字符、贝塞尔曲线在内的图元类型绘制指令和包括颜色、线宽、透明度在内的图元绘制参数。
[0012]具体地，所述的图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异
步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收新一帧的绘图指令，直到图形绘制模块读出一个切换缓存标志后，绘图指令缓存模块再接受新一帧的绘图指令；当图形绘制处理器发送绘图指令速度慢于图形绘制模块读取绘图指令时，图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令。
[0013]具体地，外部图形显存采用双缓存机制，分为绘图数据缓存区A和绘图数据缓存区B，当图形绘制模块将一帧绘图数据全部写入绘图数据缓存区A后，若此时显示输出模块正在读取绘图数据缓存区B，则等待显示输出模块读取完绘图数据缓存区B后，图形绘制模块才开始将下一帧绘图数据写入数据缓存区B，否则图形绘制模块直接将下一帧绘图数据写入数据缓存区B；当显示输出模块读取完绘图数据缓存区A后，若此时图形绘制模块正在写入数据缓存区B，则显示输出模块继续读取绘图数据缓存区A，否则显示输出模块读取绘图数据缓存区B。
[0014]具体地，所述的图像绘制模块和视频同步模块内的畸变校正功能是指对图形绘制模块生成的绘图数据和外部EVS视频时钟域的视频数据的坐标进行畸变校正处理，并以处理后的最近距离坐标点作为最终的像素点坐标；所述的畸变校正公式为根据光学系统的畸变特性得到的拟合方程公式B＝f(A)，其中，A表示输入坐标数据，B表示输出坐标数据，f为变换函数。
[0015]具体地，所述的图像叠加模块的叠加处理是按照C＝(A+B)
‑
A
×
B/255进行逐个像素的叠加计算，其中，A为EVS视频像素值，B为显示输出模块输出画面像素值，C为叠加处理后画面的像素值。
[0016]具体地，输出画面包括EVS视频、显示输出模块输出的画面和图像叠加模块输出的画面。
[0017]本专利技术的有益效果是：(1)具有较低复杂度，易于硬件实现；(2)集成度高，基于FPGA同时实现图形生成功能、畸变校正功能以及图像叠功能；(3)低延迟，采用流水化数据传输、存储机制；(4)低功耗，FPGA器件功耗较低。
附图说明
[0018]图1是本专利技术的一种平视显示系统中高度集成化图形生成和处理装置构成示意图。
具体实施方式
[0019]下面结合附图和实施例对本专利技术进一步说明，本专利技术包括但不仅限于下述实施例。
[0020]如图1所示，本专利技术提供了一种平视显示系统中高度集成化图形生成和处理装置，包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，其中，图像绘制模块和视频同步模块内分别集成畸变校正功能。本专利技术的图形生成和处理装置不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。
[0021]绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志
并存入绘图指令缓存模块。本专利技术与图形绘制处理器之间的总线一般为PCIE或AXI等高速总线。绘图指令一般包含设置命令和图形命令。设置命令包含图形分辨率、开窗口、闭塞区等参数设置；图形命令包含点、线、圆形、三角形、圆弧、字符、贝塞尔曲线等图元类型绘制指令以及颜色、线宽、透明度等图元绘制参数。
[0022]图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收新一帧的绘图指令，直到图形绘制模块读出一个切换缓存标志后，绘图指令缓存模块再接受新一帧的绘图指令；当图形绘制处理器发送绘图指令速度慢于图形绘制模块读取绘图指令时，图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令。
[0023]图形绘制模块从绘图指令缓存模块中读取绘图指令，完成图形分辨率、开窗口、闭塞区等图形参数设置后，依据图形命令完成点、线、圆形、三角形、圆弧、字符、贝塞尔曲线等基本图元的绘制。
[0024]本专利技术输出的显示画面需要通过平视显示器显示，平视显示器内包含一系列的光学系统。如果对显示画面不做任何处理，经过光学系统后，人眼观察到的显示画面会因畸变而严重变形。所以需要按照光学系统的畸变特性，对显示画面进行畸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种平视显示系统中高度集成化图形生成和处理装置，其特征在于包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，所有模块由FPGA实现；其中，图像绘制模块和视频同步模块内分别集成畸变校正功能；所述的绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志并存入绘图指令缓存模块；所述的图形绘制模块从绘图指令缓存模块中读取绘图指令，依据绘图指令完成图形绘制并进行畸变校正，然后通过Cache缓存模块读取当前外部图形显存地址中的颜色值，与畸变校正后的绘图数据中相应像素点坐标的颜色值按照透明度系数混合后再写入外部图形显存；所述的显示输出模块从外部图形显存中读取绘图数据，按照设置分辨率的VESA时序输出显示画面至图像叠加模块；所述的视频同步模块对外部EVS视频时钟域的视频数据进行畸变校正后输出到图像叠加模块，并同步到显示输出模块的时钟域内；所述的图像叠加模块将同步后的EVS视频和显示输出模块输出的显示画面进行叠加处理后输出。2.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的外部总线为PCIE或AXI总线。3.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的绘图指令包括设置命令和图形命令，设置命令主要包括图形分辨率、开窗口、闭塞区在内的参数设置，图形命令主要包括点、线、圆形、三角形、圆弧、字符、贝塞尔曲线在内的图元类型绘制指令和包括颜色、线宽、透明度在内的图元绘制参数。4.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收...

【专利技术属性】
技术研发人员：张川，梁宸宇，苏霖，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：