基于正反馈的电流型并串转换电路制造技术

本发明专利技术属集成电路设计领域，为提出并串转换电路，用于解决读出信号在传输过程中发生衰减的问题以及因寄生电容过大导致读出信号误码的问题，以提高图像传感器的性能。本发明专利技术，包括电流型SA电路、三态门模块和移位寄存器，其中电流型SA电路分为两部分，即列并行局部电路和全局电路，分别记为local模块和global模块；其工作过程分为两步：第一步由电流型SA电路完成，将S列并行数据转换为S/M组并行数据；第二步由三态门模块和移位寄存器完成，将S/M组并行数据转换为S/M组串行数据。本发明专利技术主要应用于集成电路设计制造场合。于集成电路设计制造场合。于集成电路设计制造场合。

【技术实现步骤摘要】
基于正反馈的电流型并串转换电路


[0001]本专利技术涉及集成电路设计领域，具体涉及一种适用于超大阵列图像传感器的并串转换电路。

技术介绍

[0002]互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)图像传感器主要结构包括像素阵列、读出电路、行驱动电路以及时序控制等外围电路。对于CMOS图像传感器来说，分辨率是一个非常重要的指标，分辨率越高，越能清晰分辨图像中的细节。一般来说，分辨率取决于图像传感器像素数目，像素阵列越大，分辨率便越高。而伴随着像素阵列的扩大，读出电路阵列也增大，一系列非理想效应愈加明显，比如寄生电阻、寄生电容等，导致图像传感器设计的难度和复杂度也随之增加。
[0003]一般的，模拟信号经过读出电路处理后，仍需通过并串转换电路，将并行数据转换为串行数据，而大多数的并串转换电路是基于电压传输的。然而，对于超大阵列图像传感器而言，超大的读出阵列将引入大的寄生电阻和寄生电容，而这些寄生效应使得电压型的读出信号在传输过程中产生一定程度的衰减。因此，电流型并串转换电路便被提出了，该电路的工作过程分为两步，读出信号通过由图2、图3和图4共同组成的电流型感知放大器(Sensor Amplifier，SA)完成第一步并串转换，再通过如图6所示的三态门模块和如图7所示的移位寄存器完成第二步并串转换。第一步并串转换将输入信号转换为逻辑电平，从而有效抑制读出信号在传输过程中的衰减，但该工作过程涉及电容的充放电，如图2所示电容C1与C2以及如图4所示电容C3与C4为电流型SA电路中主要寄生电容，大阵列的读出电路使得这些电容变得足够相当大，从而影响了充放电的速度，导致读出信号在快速读出时产生误码，故提出了基于正反馈的电流型并串转换电路，利用该电路解决误码问题。

技术实现思路

[0004]为克服现有技术的不足，本专利技术旨在提出基于正反馈的电流型并串转换电路设计方法，该电路适用于超大阵列图像传感器，用于解决读出信号在传输过程中发生衰减的问题以及因寄生电容过大导致读出信号误码的问题，以提高图像传感器的性能。为此，本专利技术采取的技术方案是，基于正反馈的电流型并串转换电路，包括电流型SA电路、三态门模块和移位寄存器，其中电流型SA电路分为两部分，即列并行局部电路和全局电路，分别记为local模块和global模块；图像传感器全阵列像素共有S列，每列模数转换器ADC(Analog
‑
to
‑
Digital Converter)的精度为N位，1个local模块对应1位输出数据，则每列电路包含N个并行的local模块，另将全阵列划分为若干组，记作若干block，每个block包含M列读出电路，则共有S/M个block，而每个block包含N个并行global模块，那么并串转换电路的组成为S*N个local模块、S*N/M个global模块、1个三态门模块和1个移位寄存器；其工作过程分为两步：第一步由电流型SA电路完成，将S列并行数据转换为S/M组并行数据；第二步由三态门模块和移位寄存器完成，将S/M组并行数据转换为S/M组串行数据。
[0005]每组local模块包括反相器INV1、INV2和INV3，NMOS管M6、M6b、M7和M7b，以及输出端寄生电容C1和C2；每列ADC输出N位数据Q<0>、Q<1>、Q<2>、Q<3>、
···
、Q<N
‑
2>、Q<N
‑
1>，分别由N组local模块一一对应接收，则一个block包含M*N个local模块；
[0006]local模块接收数据Q<0>时，Q<0>有两条流通路径可选，一条是通过所述反相器INV1连接到M7的栅极，另一条是依次通过所述反相器INV2和INV3连接到M7b的栅极，所述NMOS管M7与M7b源极接地，M7与M7b漏极分别连接所述NMOS管M6与M6b的源极，SEL<1>信号连接到M6与M6b的栅极，M6与M6b的漏极作为输出端，输出信号分别为GLOBAL_IN
‑
<0>和GLOBAL_IN+<0>。
[0007]每组global模块包括复位电路和正反馈输出电路，其中复位电路包括PMOS管M1和M1b，NMOS管M2、M2b和M3；正反馈输出电路包括PMOS管M4、M4b、M8、M8b、M9和M9b，NMOS管M5、M5b、M10和M10b，传输门TG，反相器INV4和INV5，与非门NAND1和NAND2，以及寄生电容C3和C4。
[0008]local模块接收数据Q<0>时，其输出信号GLOBAL_IN+<0>与GLOBAL_IN
‑
<0>分别连接到所述NMOS管M5与M5b的源极，M5与M5b的漏极分别连接所述PMOS管M4与M4b的漏极，M4与M4b的源极接电源电压VDD，M4与M5的栅极相连，并连接M4b的漏极，该漏极电压记为GLOBAL_BUS+<0>，M4b与M5b的栅极相连，并连接M4的漏极，该漏极电压记为GLOBAL_BUS
‑
<0>，M4与M4b的栅极通过所述传输门TG相连，TG两个控制信号分别为RST与RSTb，RSTb信号由RST信号通过所述反相器INV4产生，当RST置为高电平时，TG导通，且复位电路开始工作。所述PMOS管M9与所述NMOS管M10栅极相连，并连接M4的漏极，M10源极接地，M10漏极连接M9漏极，并连接M6的漏极，M9源极连接所述PMOS管M8漏极，M8栅极连接使能信号EN，M8源极接VDD，所述PMOS管M9b与所述NMOS管M10b栅极相连，并连接M4b的漏极，M10b源极接地，M10b漏极连接M9b漏极，并连接M6b的漏极，M9b源极连接所述PMOS管M8b漏极，M8b栅极连接EN信号，M8b源极接VDD，由M8、M9和M10以及M8b、M9b、M10b组成正反馈结构，EN信号控制正反馈结构是否工作，当TG断开后，EN信号置为低电平，正反馈结构开始工作。GLOBAL_BUS+<0>与控制信号SC作为所述与非门NAND1的输入端，NAND1输出端连接所述反相器INV4的输入端，INV4输出信号为GLOBAL_OUT+<0>，GLOBAL_BUS
‑
<0>与控制信号SC作为所述与非门NAND2的输入端，NAND2输出端连接所述反相器INV5的输入端，INV5输出信号为G本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于正反馈的电流型并串转换电路，其特征是，包括电流型SA电路、三态门模块和移位寄存器，其中电流型SA电路分为两部分，即列并行局部电路和全局电路，分别记为local模块和global模块；图像传感器全阵列像素共有S列，每列模数转换器ADC(Analog
‑
to
‑
Digital Converter)的精度为N位，1个local模块对应1位输出数据，则每列电路包含N个并行的local模块，另将全阵列划分为若干组，记作若干block，每个block包含M列读出电路，则共有S/M个block，而每个block包含N个并行global模块，那么并串转换电路的组成为S*N个local模块、S*N/M个global模块、1个三态门模块和1个移位寄存器；其工作过程分为两步：第一步由电流型SA电路完成，将S列并行数据转换为S/M组并行数据；第二步由三态门模块和移位寄存器完成，将S/M组并行数据转换为S/M组串行数据。2.如权利要求1所述的基于正反馈的电流型并串转换电路，其特征是，每组local模块包括反相器INV1、INV2和INV3，NMOS管M6、M6b、M7和M7b，以及输出端寄生电容C1和C2；每列ADC输出N位数据Q<0>、Q<1>、Q<2>、Q<3>、
···
、Q<N
‑
2>、Q<N
‑
1>，分别由N组local模块一一对应接收，则一个block包含M*N个local模块；local模块接收数据Q<0>时，Q<0>有两条流通路径可选，一条是通过所述反相器INV1连接到M7的栅极，另一条是依次通过所述反相器INV2和INV3连接到M7b的栅极，所述NMOS管M7与M7b源极接地，M7与M7b漏极分别连接所述NMOS管M6与M6b的源极，SEL<1>信号连接到M6与M6b的栅极，M6与M6b的漏极作为输出端，输出信号分别为GLOBAL_IN
‑
<0>和GLOBAL_IN+<0>。3.如权利要求1所述的基于正反馈的电流型并串转换电路，其特征是，每组global模块包括复位电路和正反馈输出电路，其中复位电路包括PMOS管M1和M1b，NMOS管M2、M2b和M3；正反馈输出电路包括PMOS管M4、M4b、M8、M8b、M9和M9b，NMOS管M5、M5b、M10和M10b，传输门TG，反相器INV4和INV5，与非门NAND1和NAND2，以及寄生电容C3和C4。4.如权利要求3所述的基于正反馈的电流型并串转换电路，其特征是，local模块接收数据Q<0>时，其输出信号GLOBAL_IN+<0>与GLOBAL_IN
‑
<0>分别连接到所述NMOS管M5与M5b的源极，M5与M5b的漏极分别连接所述PMOS管M4与M4b的漏极，M4与M4b的源极接电源电压VDD，M4与M5的栅极相连，并连接M4b的漏极，该漏极电压记为GLOBAL_BUS+<0>，M4b与M5b的栅极相连，并连接M4的漏极，该漏极电压记为GLOBAL_BUS
‑
<0>，M4与M4b的栅极通过所述传输门TG相连，TG...

【专利技术属性】
技术研发人员：徐江涛，刘亚蕾，聂凯明，高志远，高静，
申请(专利权)人：天津大学，
类型：发明
国别省市：