GaN基增强型功率晶体管的制备方法技术

本发明专利技术提供一种GaN基增强型功率晶体管的制备方法，包括：在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层；刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层，使得非栅极区域的Al(In，Ga)N薄势垒层暴露；在刻蚀完成的非掺杂(In，Ga)N盖帽层及暴露出的Al(In，Ga)N薄势垒层表面沉积钝化层；制作源极和漏极的欧姆接触；制作器件隔离；制作栅极金属。本发明专利技术对非掺杂(In，Ga)N盖帽层构成的异质结构全部或部分刻蚀，在栅极区域形成非掺杂(In，Ga)N盖帽层，结合盖帽层的反极化效应和薄势垒异质结构Al(In，Ga)N/(In，Ga)N的本征增强型特性实现高阈值GaN基增强型HEMT，有效避免了传统P型栅极GaN盖帽层制造工艺中存在的P型重掺杂和空穴注入不充分问题，显著提高了P型栅增强型HEMT的阈值稳定性。型栅增强型HEMT的阈值稳定性。型栅增强型HEMT的阈值稳定性。

【技术实现步骤摘要】
GaN基增强型功率晶体管的制备方法


[0001]本专利技术涉及一种GaN基增强型功率晶体管的制备方法。

技术介绍

[0002]目前基于P型栅极GaN基增强型功率晶体管尽管已经商业化，然而在传统P型栅增强型HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)制造工艺中，栅极GaN材料区域的P型掺杂不可避免的会引入杂质能级，同时在注入工艺中存在空穴载流子的不充分注入问题，造成了严重的栅极阈值不稳定性，严重影响了P型栅GaN基功率晶体管的可靠性，降低了晶体管的功率转换效率。

技术实现思路

[0003]针对上述问题，本专利技术提供一种GaN基增强型功率晶体管的制备方法，通过对(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层构成的异质结构全部或部分刻蚀，在栅极区域形成非掺杂(In，Ga)N盖帽层，结合盖帽层的反极化效应和薄势垒异质结构Al(In，Ga)N/(In，Ga)N的本征增强型特性实现高阈值GaN基增强型HEMT，有效避免了传统P型栅极GaN盖帽层制造工艺中存在的P型重掺杂和空穴注入不充分问题，显著提高了P型栅增强型HEMT的阈值稳定性。下面具体说明本专利技术的技术方案。
[0004]一种GaN基增强型功率晶体管的制备方法，包括：在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层；刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层，使得非栅极区域的Al(In，Ga)N薄势垒层暴露；在刻蚀完成的非掺杂(In，Ga)N盖帽层及暴露出的Al(In，Ga)N薄势垒层表面沉积钝化层；制作源极和漏极的欧姆接触；制作器件隔离；制作栅极金属。
[0005]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，Al(In，Ga)N薄势垒层厚度小于10nm，Al(In，Ga)N薄势垒层组分为以下至少一种：AlN二元合金，AlGaN、AlInN或者InGaN三元合金，AlInGaN四元合金。
[0006]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，非掺杂(In，Ga)N盖帽层厚度大于20nm，其中In组分含量为0～100％。
[0007]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，制作源极和漏极的欧姆接触包括：在源极和漏极区域进行源漏开孔，贯穿钝化层及Al(In，Ga)N薄势垒层，直至到达(In，Ga)N缓冲层表面；使用电子束蒸发沉积金属，在源漏开孔处形成欧姆金属；经退火形成源极和漏极的欧姆接触。
[0008]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，制作栅极金属包括：在栅极区域开孔贯穿钝化层并沉积金属，得到栅极金属，使栅极金属与非掺杂(In，Ga)N盖帽层形成接触，其中，所述接触为欧姆接触或肖特基接触。
[0009]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，钝化层采用的材料为SiN、AlN、SiO2中至少一种。
[0010]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，栅极金属采用的材料为Ni/Au、Pt/Ti/Au、Al/Ni/Au、TiN群组中的任一种。
[0011]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，衬底上依次制备的(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层共同构成(In，Ga)N/Al(In，Ga)N/(In，Ga)N异质结构，其中，(In，Ga)N/Al(In，Ga)N/(In，Ga)N异质结构的制备方法为：在衬底上采用金属有机物化学气相沉积或分子束外延技术制备。
[0012]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层所采用的方法为干法刻蚀。
[0013]进一步地，本专利技术的GaN基增强型功率晶体管的制备方法，钝化层的制备方法为以下之一：化学气相沉积、原子层沉积或等离子体增强化学气相沉积。
[0014]本专利技术具有如下有益效果：
[0015](1)利用Al(In，Ga)N薄势垒层/(In，Ga)N缓冲层异质结实现栅下二维电子气的本征耗尽。
[0016](2)利用非掺杂(In，Ga)N盖帽层与Al(In，Ga)N薄势垒层间的负极化电荷进一步耗尽栅下Al(In，Ga)N薄势垒层/(In，Ga)N缓冲层异质结沟道中的二维电子气，提高增强型HEMT的阈值。
[0017](3)对衬底上的(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层构成的异质结构进行全部或部分刻蚀，有效避免了传统P型栅极GaN盖帽层的P型重掺杂和空穴注入不充分的问题，显著改善了P型栅增强型HEMT的阈值稳定性。
附图说明
[0018]图1是本专利技术的GaN基增强型功率晶体管的制备方法流程图；
[0019]图2是本专利技术一个实施例的GaN基增强型功率晶体管的制备方法步骤示意图；
[0020]图3是本专利技术一个实施例制备得到的GaN基增强型功率晶体管截面图。
[0021]图中：
[0022]201
‑
衬底；202
‑
(In，Ga)N缓冲层；203
‑
Al(In，Ga)N薄势垒层；204
‑
非掺杂(In，Ga)N盖帽层；205
‑
钝化层；206
‑
二维电子气；207
‑
欧姆金属；208
‑
器件隔离；209
‑
栅极金属。
具体实施方式
[0023]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。
[0024]图1是本专利技术的GaN基增强型功率晶体管的制备方法流程图。如图1所示，本专利技术的方法包括：
[0025]S101，在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层。
[0026]此处的(In，Ga)N缓冲层是指氮化铟(InN)或氮化镓(GaN)缓冲层，用于减小晶体管的漏电，避免在高场下器件的退化；
[0027]此处的Al(In，Ga)N薄势垒层是指氮化铝(AlN)二元合金，铝镓氮(AlGaN)、铝铟氮(AlInN)或者铟镓氮(InGaN)三元合金，铝铟镓氮(AlInGaN)四元合金中的一种构成薄势垒
层，用于耗尽沟道的二维电子气，便于形成增强型器件；
[0028]此处的非掺杂(In，Ga)N盖帽层是指非掺杂氮化铟(InN)或氮化镓(GaN)盖帽层，用于进一步耗尽沟道的二维电子气，形成阈值更高的增强型器件。
[0029]在步骤S101，本专利技术采用金属有机物化学气相沉积(MOCVD)或分子束外延技术(MBE)来在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层。
...

【技术保护点】

【技术特征摘要】
1.一种GaN基增强型功率晶体管的制备方法，其特征在于，包括：在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层；刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层，使得非栅极区域的Al(In，Ga)N薄势垒层暴露；在刻蚀完成的非掺杂(In，Ga)N盖帽层及暴露出的Al(In，Ga)N薄势垒层表面沉积钝化层；制作源极和漏极的欧姆接触；制作器件隔离；制作栅极金属。2.根据权利要求1所述的GaN基增强型功率晶体管的制备方法，其特征在于，所述Al(In，Ga)N薄势垒层厚度小于10nm，所述Al(In，Ga)N薄势垒层组分为以下至少一种：AlN二元合金，AlGaN、AlInN或者InGaN三元合金，AlInGaN四元合金。3.根据权利要求1所述的GaN基增强型功率晶体管的制备方法，其特征在于，所述非掺杂(In，Ga)N盖帽层厚度大于20nm，其中In组分含量为0～100％。4.根据权利要求1所述的GaN基增强型功率晶体管的制备方法，其特征在于，所述制作源极和漏极的欧姆接触包括：在源极和漏极区域进行源漏开孔，贯穿钝化层及Al(In，Ga)N薄势垒层，直至到达(In，Ga)N缓冲层表面；使用电子束蒸发沉积金属，在源漏开孔处形成欧姆金属；经退火形成源极和漏极的欧姆接触。5.根据权利要求1所述的GaN基增强型功率晶体管的制备方法，其特...

【专利技术属性】
技术研发人员：黄森，王成森，蒋其梦，王鑫华，刘新宇，张超，钱清友，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：