本发明专利技术公开了一种GaN桥式电路的集成方法。所述GaN桥式电路中包含两个晶体管(上管和下管),上管的源极和下管的漏极相连,衬底背面设置欧姆接触电极和上管的源极相连;通过在下管下方的衬底中制备从源极向漏极一侧扩展的介质填充层,该介质填充层可以降低下管中衬底激发的垂直电场,降低衬底偏置对二维电子气的吸引作用,因此,抑制了负电中心的形成,从而实现对衬底效应的抑制作用。该集成方法有效降低了互连时的寄生效应,提高GaN功率电路的工作频率和工作效率。频率和工作效率。频率和工作效率。
【技术实现步骤摘要】
一种GaN桥式电路的集成方法
[0001]本专利技术提供一种GaN桥式电路的集成方法,属于电力电子器件领域。
技术介绍
[0002]在GaN器件中可以利用极化效应在势垒层和沟道层间形成一层高电子迁移率的二维电子气沟道,从而实现高电子迁移率晶体管(HEMT,High Electron Mobility Transistor)的制备,因此,GaN HEMT可以实现更好的导通电阻和工作频率。然而,作为分立器件在互连过程中的寄生效应会限制HEMT的工作频率。通过实现硅上GaN(GaN
‑
on
‑
Si)HEMT的单片集成,可以进一步提升HEMT工作频率,但是在常规的GaN
‑
on
‑
Si外延平台中,单片集成会被衬底效应所限制,衬底效应会导致器件导通特性严重退化。
[0003]目前,一种PN结外延衬底被提出来实现桥式电路的集成(G.Lyu et al.,“A GaN Power Integration Platform Based on Engineered Bulk Si Substrate with Eliminated Crosstalk between High
‑
Side and Low
‑
Side HEMTs”,IEEE International Electron Devices Meeting(IEDM),2021,pp.5.2.1
‑
5.2.4.),该结构通过PN结反偏来抑制衬底效应对二维电子气的调制作用。还有一种GaN
‑
on
‑
SOI技术被提出(T.Cosnier et al.,“200V GaN
‑
on
‑
SOI Smart Power Platform for Monolithic GaN Power ICs”,IEEE International Electron Devices Meeting(IEDM),2021,pp.5.1.1
‑
5.1.4),通过氧化层的绝缘特性来限制衬底效应。但是,两种结构都需要改变衬底的外延技术,极大地增大了GaN的外延难度和工艺难度。
技术实现思路
[0004]为了实现高压GaN桥式电路的制备,抑制衬底偏置对二维电子气的调制作用,本专利技术在无需改变衬底外延结构的情况下,提出了一种新的GaN桥式电路集成方法。
[0005]本专利技术的技术方案如下:
[0006]一种GaN桥式电路的集成方法,该GaN桥式电路中包含两个晶体管(上管和下管),上管的源极和下管的漏极相连,衬底背面设置欧姆接触电极和上管的源极相连;通过在下管下方的衬底中制备从源极向漏极一侧扩展的介质填充层,实现对衬底效应的抑制作用。
[0007]本专利技术GaN桥式电路中的晶体管一般为HEMT,在传统的HEMT增强型器件制备工艺的基础上,一个额外的介质填充层被引入。该额外的介质填充层的引入方法可以是:首先通过选择性刻蚀下管源极外侧的GaN外延层漏出衬底,对衬底进行各向同性的刻蚀后进行介质填充,该介质填充层位于下管一侧,并从源极向漏极一侧扩展。其中该介质填充层填充的是不导电的材料,可以是苯并环丁烯(BCB)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等热可塑性介质材料。
[0008]上述方法中,刻蚀GaN外延层时首先通过光刻定义图形,然后利用氯基气体进行刻蚀,所述氯基气体可以是Cl2、BCl3等。如果衬底是硅衬底,可以采用氟基物质(气体或液体)对衬底进行刻蚀,该氟基物质可以是SF6、XeF2、CF4或HF等。
[0009]另一种在衬底中引入介质填充层的方法是:先完成衬底正面上晶体管结构的制备,在制备衬底背面的欧姆接触电极前,先从背部刻蚀下管下方的衬底部分,然后在刻蚀的槽中加入介质填充层,接着再完成衬底背面欧姆接触电极的制备。
[0010]先通过光刻图形化,再采用氟基气体或液体对衬底进行刻蚀,该氟基物质可以是SF6、XeF2、CF4或HF等;也可以采用其它干法刻蚀对衬底进行刻蚀。
[0011]当衬底接上管源极时,在下管关态时,衬底会呈现高压状态,导致二维电子气垂直向下注入到衬底中,被缓冲层中的深能级捕获,会形成负电中心排斥二维电子气,导致器件的导通特性变差。本专利技术中的介质填充层可以降低下管中衬底激发的垂直电场,降低衬底偏置对二维电子气的吸引作用,因此,抑制了负电中心的形成,从而实现对衬底效应的抑制作用。
[0012]基于上述引入介质填充层的方法,本专利技术提供了一种GaN桥式集成电路,其特征在于,在下管下方的衬底中设置有从源极向漏极一侧扩展的介质填充层。
[0013]有益效果:
[0014]通过本专利技术所提供GaN桥式电路集成方法,可以有效地降低互连时的寄生效应,提高GaN功率电路的工作频率和工作效率,且该集成平台中的衬底效应可以被介质填充层抑制。
附图说明
[0015]图1是本专利技术实施例一提出的一种GaN桥式电路集成平台的二维截面图。
[0016]图2至图4是图1所示GaN桥式电路集成平台的制备步骤示意图,其中:
[0017]图2显示了传统GaN器件的制备步骤;
[0018]图3显示了利用氯基气体将下管源极左侧刻蚀至衬底层的步骤;
[0019]图4显示了利用氟基物质对衬底进行刻蚀的步骤。
[0020]图5是实施例一所制备的GaN桥式集成电路的仿真结果。
[0021]图6是本专利技术实施例二提出的一种GaN桥式电路集成平台的二维截面图。
[0022]图7至图9是图6所示GaN桥式电路集成平台的制备步骤示意图,其中:
[0023]图7显示了完成传统GaN器件制备后在衬底背面部分刻蚀的图形化步骤;
[0024]图8显示了利用氟基物质对衬底进行刻蚀的步骤;
[0025]图9显示了在刻蚀的孔洞中填充介质层的步骤。
具体实施方式
[0026]实施例一:
[0027]如图1所示,本实施例的GaN桥式电路集成平台中的器件结构包括衬底、过渡层、缓冲层、GaN沟道层和AlGaN势垒层,以及传统HEMT器件中所必需的钝化层、场板等结构。源极和漏极采用欧姆接触分别制备在器件两端,栅极制备于势垒层上。根据目前的制备工艺,栅极可以选用p
‑
GaN栅极、MIS结构栅极、氟离子注入栅极和肖特基栅极等。衬底可以采用硅衬底、蓝宝石衬底、氮化铝或碳化硅等中的一种或多种。过渡层用于平衡外延中的晶格和应力失配,可以采用氮化铝、氮化镓或两者的混合物。缓冲层用于降低器件的关态漏电流、提高器件击穿电压,其为高阻层,可以采用碳或铁掺杂,其材料采用氮化铝、氮化镓或两者的混
合物。沟道层为二维电子气提供导电沟道,其材料为氮化镓。势垒层材料可以为铝镓氮、氮化铝、氮化铟和氮化铝铟镓中的至少一种或多种的混合物,通过极化效应可以提供二维电子气。钝化层的材料可以为氧化铝(Al本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种GaN桥式电路的集成方法,所述GaN桥式电路中包含两个晶体管:上管和下管,其中上管的源极和下管的漏极相连,衬底背面设置欧姆接触电极和上管的源极相连;通过在下管下方的衬底中制备从源极向漏极一侧扩展的介质填充层,实现对衬底效应的抑制作用。2.如权利要求1所述的集成方法,其特征在于,所述晶体管为高电子迁移率晶体管。3.如权利要求1所述的集成方法,其特征在于,先完成所述晶体管的制备,然后通过选择性刻蚀下管源极外侧的GaN外延层漏出衬底,对衬底进行各向同性的刻蚀后进行介质填充,介质填充层位于下管一侧,并从源极向漏极一侧扩展。4.如权利要求3所述的集成方法,其特征在于,通过光刻定义图形,利用氯基气体对下管源极外侧的GaN外延层进行刻蚀。5.如权利要求1所述的集成方法,其特征在于,先完成衬底正面上晶体管结构的制备,在制备衬底背面的欧姆接触电极前,先从背部刻蚀下管下方的衬底部分,然后在刻蚀的槽中加入介质填充层,接着...
【专利技术属性】
技术研发人员:魏进,杨俊杰,
申请(专利权)人:北京大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。