比较器及判决反馈均衡电路制造技术

本申请提供一种比较器及判决反馈均衡电路，比较器包括第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号，第二采样电路，其设有输出端，其输出端与第一采样电路的输出端连接，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号，其中，第一参考信号大于第二参考信号，输出电路，其设有输入端，其输入端与第一采样电路的输出端连接，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。本方案根据待比较信号受影响趋势选择采样电路进行采样，可以消除比较器的码间干扰。间干扰。间干扰。

【技术实现步骤摘要】
比较器及判决反馈均衡电路


[0001]本申请涉及集成电路，尤其涉及一种比较器及判决反馈均衡电路。

技术介绍

[0002]如今，人们对手机、平板电脑和各种可穿戴配件等移动设备的需求大大增加，这极大地丰富了我们的日常生活和工作。
[0003]但是，由于电池寿命有限，对移动设备中各个组件的功耗提出了更高的要求，动态随机存储器(Dynamic Random Access Memory，DRAM)是移动设备中必不可少的组件，因此，DRAM也亟需实现更低的工作电压和更低的能耗。其中，比较器是实现DRAM数据读写的重要器件，现有的比较器不能满足目前的使用需求。

技术实现思路

[0004]本申请提供一种比较器及判决反馈均衡电路，旨在消除比较器的码间干扰。
[0005]本申请一实施例提供一种比较器，包括：
[0006]第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号；
[0007]第二采样电路，其设有输出端，其输出端与第一采样电路的输出端连接，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号；其中，第一参考信号大于第二参考信号；
[0008]输出电路，其设有输入端，其输入端与第一采样电路的输出端连接，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。
[0009]本申请另一实施例提供一种判决反馈均衡电路，包括上述实施例中的比较器，依次标记为第一比较器、第二比较器、第三比较器以及第四比较器；
[0010]第一比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第四比较器的输出端连接，用于接收第一控制信号以及第二控制信号，其第六输入端用于接收第一时钟信号；
[0011]第二比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第一比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第二时钟信号；
[0012]第三比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第二比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第三时钟信号；
[0013]第四比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第三比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第四时钟信号。
[0014]本申请实施例提供的比较器及判决反馈均衡电路，包括第一采样电路、第二采样电路以及输出电路，其中，第一采样电路在第一控制信号和时钟信号的控制下根据第一参考信号和待比较信号输出第一差分信号，第二采样电路在第二控制信号和时钟信号的控制下根据第二参考信号和待比较信号输出第二差分信号。设置第一参考信号大于第二参考信号，当待比较信号受码间干扰变大时，则使用比较大的第一参考信号对待比较信号进行采样，当待比较信号受码间干扰变小时，则使用比较小的第二参考信号对待比较信号进行采样，以保证待比较信号在受影响前生成的差分信号的极性和待比较信号在受影响后生成的差分信号的极性相同，以使输出电路可以输出更加准确的比较结果，从而消除码间干扰。
附图说明
[0015]图1为本申请一实施例提供的比较器的结构框图；
[0016]图2为本申请一实施例提供的比较器的具体电路图；
[0017]图3为本申请一实施例提供的比较器的具体电路图；
[0018]图4为本申请一实施例提供判决反馈均衡电路的结构框图；
[0019]图5为本申请一实施例提供判决反馈均衡电路的时序图。
具体实施方式
[0020]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0021]如图1所示，本申请一实施例提供一种比较器，该比较器包括第一采样电路101、第二采样电路102以及输出电路103。
[0022]其中，第一采样电路101、第二采样电路102以及输出电路103均设有输入端和输出端，第一采样电路101和第二采样电路102还设有控制端。第一采样电路101的控制端用于接收第一控制信号和时钟信号，第一采样电路101的输入端用于接收待比较信号和第一参考信号，以使第一采样电路101在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号。
[0023]第二采样电路102的控制端用于接收第二控制信号和时钟信号，第二采样电路102的输入端用于接收待比较信号和第二参考信号，以使第二采样电路102在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号。
[0024]第二采样电路102的输出端与第一采样电路101的输出端连接，输出电路103的输入端也与第一采样电路101的输出端连接，以使输出电路103对第一采样电路101的输出端的电压信号或者第二采样电路102输出端的电压信号进行放大处理和锁存处理，并输出比较结果。
[0025]其中，第一参考信号大于第二参考信号。当待比较信号受到影响而使其幅值变大，则第一控制信号控制第一采样电路101对待比较信号和第一参考信号进行采样，以生成第一差分信号，第二控制信号控制第二采样电路102停止采样。当待比较信号受到影响而使其幅值变小，则第一控制信号控制第一采样电路101停止采样，第二控制信号控制第二采样电路102对待比较信号和第二参考信号进行采样，以生成第二差分信号。通过如此设置，在待比较信号因受到影响而使其幅值变小时，使用幅值较小的第二参考信号，在待比较信号因受到影响而使其幅值变大时，使用幅值较大的第一参考信号，以保证待比较信号在受影响前生成的差分信号的极性和待比较信号在受影响后生成的差分信号的极性相同，以使输出电路103可以输出更加准确的比较结果。
[0026]在一实施例中，第一采样电路101包括第一采样单元1011和和第一控制单元1012，第一采样单元1011和和第一控制单元1012均设有输入端和输出端，第一采样单元1011还设有控制端。第一控制单元1012的输入端用于接收第一控制信号和时钟信号，以根据第一控制信号和时钟信号控制第一采样单元1011的工作模式。其中，第一采样单元1011的工作模式包括采样模式。第一控制单元1012的输出端与第一采样单元1011的控制端连接，第一采样单元1011用于在工作于采样模式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种比较器，其特征在于，包括：第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号；第二采样电路，其设有输出端，其输出端与所述第一采样电路的输出端连接，用于在第二控制信号和所述时钟信号的控制下根据所述待比较信号和第二参考信号生成第二差分信号；其中，所述第一参考信号大于所述第二参考信号；输出电路，其设有输入端，其输入端与所述第一采样电路的输出端连接，用于对所述第一采样电路的输出端的电压信号或者所述第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。2.根据权利要求1所述的比较器，其特征在于，所述第一采样电路包括：第一采样单元，其设有控制端，用于在工作于采样模式下根据所述待比较信号和所述第一参考信号生成所述第一差分信号；第一控制单元，其输出端与所述第一采样单元的控制端连接，用于根据第一控制信号和所述时钟信号控制所述第一采样单元的工作模式；其中，所述工作模式包括所述采样模式。3.根据权利要求2所述的比较器，其特征在于，所述第一采样单元包括：第一输入晶体管，其控制端用于接收所述第一参考信号，其第一端作为所述第一采样单元的第一输出端；第二输入晶体管，其控制端用于接收所述待比较信号，其第一端作为所述第一采样单元的第二输出端；第三输入晶体管，其控制端作为所述第一采样单元的控制端，其第一端连接所述第一输入晶体管的第二端以及所述第二输入晶体管的第二端，其第二端连接接地端或电源端。4.根据权利要求2或3所述的比较器，其特征在于，所述第一控制单元具体包括：第一与门电路，其第一输入端用于接收所述第一控制信号，其第二输入端用于接收所述时钟信号，其输出端作为所述第一控制单元的输出端。5.根据权利要求1所述的比较器，其特征在于，所述第二采样电路包括：第二采样单元，其设有控制端，用于在工作于采样模式下根据所述待比较信号和所述第二参考信号生成所述第二差分信号；第二控制单元，其输出端与所述第二采样单元的控制端连接，用于根据第二控制信号和所述时钟信号控制所述第二采样单元的工作模式；其中，所述工作模式包括所述采样模式。6.根据权利要求5所述的比较器，其特征在于，所述第二采样单元包括：第四输入晶体管，其控制端用于接收所述第二参考信号，其第一端作为所述第二采样单元的第一输出端；第五输入晶体管，其控制端用于接收所述待比较信号，其第一端作为所述第二采样单元的第二输出端；第六输入晶体管，其控制端作为所述第二采样单元的控制端，其第一端连接所述第四输入晶体管的第二端以及所述第五输入晶体管的第二端，其第二端连接接地端或电源端。7.根据权利要求5或6所述的比较器，其特征在于，所述第二控制单元具体包括：
第二与门电路，其第一输入端用于接收所述第二控制信号，其第二输入端用于接收所述时钟信号，其输出端作为所述第二控制单元的输出端。8.根据权利要求3所述的比较器，其特征在于，所述第一输入晶体管至第六输入晶体管的类型均相同。9.根据权利要求8所述的比较器，其特征在于，当所述第一输入晶体管至所述第六输入晶体管均为N型晶体管，所述N型晶体管的漏极为第一端，N型晶体管的栅极为控制端；当所述第一输入晶体管至所述第六输入晶体管均为P型晶体管，所述P型晶体管的漏极为第一端，P型晶体管的栅极为控制端。10.根据权利要求1所述的比较器，其特征在于，所述输出电路包括：第一输出晶体管，其控制端为所述输出电路的第一输入端，其第一端为所述输出电路的第一输出端，其第二端连接接地端或电源端；第二输出晶体管，其控制端为所述输出电路的第二输入端，其第一端为所述输出电路的第二输出端，其第二端连接接地端或电源端；第三输出晶体管，其第一端与第一输出晶体管的第一端连接，其第二端与第一输出晶体管的第二端连接；第四输出晶体管，其第一端与第二输出晶体管的第一端连接，其第二端与第二输出晶体管的第二端连接；第五输出晶体管，其第二端连接第三输出晶体管的第一...

【专利技术属性】
技术研发人员：谷银川，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：