一种低延时高共模抖动抑制的空闲检测电路制造技术

本发明专利技术公开了一种低延时高共模抖动抑制的空闲检测电路，涉及电路检测领域，包括上包络检测电路、下包络检测电路和比较器电路，上包络检测电路包括电压转电流V_I_P电路和电流转电压模块I_V_P，V_I_P电路包括电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>，电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>安装有晶体管PM1和晶体管PM2，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比，实现电路的共模抖动抑制能力和满足协议规定的延时要求。时要求。时要求。

【技术实现步骤摘要】
一种低延时高共模抖动抑制的空闲检测电路


[0001]本专利技术涉及电路检测领域，更具体地说，它涉及一种低延时高共模抖动抑制的空闲检测电路。

技术介绍

[0002]在低功耗高速接口电路设计中，空闲检测电路是一个常用的模块，系统通过判断空闲检测电路的输出信号，从而判断系统是处于空闲状态还是数据发送状态，决定是否可以关闭系统中相应的电路模块使得系统进入低功耗状态。当系统从数据发送状态切换到空闲状态时，空闲检测电路输出信号需要经过较大延时才翻转，尤其是当系统状态切换过程中出现的非理想特性，使得系统发射端的差分输出信号出现过冲时，空闲检测电路输出信号需要更大的延时才能翻转，这一延时不能满足协议规定的要求，导致系统出现误判，此外，在输入信号共模电压出现较大抖动时，空闲检测电路输出信号也会出现错误翻转，导致系统出现误判，因此，综上所述，需要对设备进行相关创新设计。

技术实现思路

[0003]针对现有技术存在的不足，本专利技术的目的在于提供一种低延时高共模抖动抑制的空闲检测电路，使得空闲检测电路在进行工作过程中，具有较强的共模抖动抑制能力和满足协议规定的延时要求，提高使用效果。
[0004]为实现上述目的，本专利技术提供了如下技术方案：一种低延时高共模抖动抑制的空闲检测电路，其特征在于：空闲检测电路包括上包络检测电路、下包络检测电路和比较器电路，其中：上包络检测电路包括电压转电流电路V_I_P<0>、电压转电流电路V_I_P<1>和电流转电压电路I_V_P，电压转电流电路V_I_P<0>和电压转电流电路V_I_P<1>的电路结构相同，二者都安装有晶体管PM1和晶体管PM2，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比；下包络检测电路包括电压转电流电路V_I_N<0>、电压转电流电路V_I_N<1>和电流转电压电路I_V_N，电压转电流电路V_I_N<0>和电压转电流电路V_I_N<1>的电路结构相同，二者都安装有晶体管PM1和晶体管PM2，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比。
[0005]优选地，所述电流转电压电路I_V_P连接有辅助放电通路，且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路，电流转电压电路I_V_P的输出为OUT_P和FB_P，OUT_P连接比较器的P输入端口，FB_P连接电压转电流模块V_I_P<0>和V_I_P<1>的FB端口。
[0006]优选地，所述电流转电压电路I_V_N连接有辅助充电通路，且晶体管PM4、PM5、PM6、PM7组成辅助充电通路，电流转电压电路I_V_N的输出为OUT_N和FB_N，OUT_N连接比较器的N输入端口，FB_N连接电压转电流模块V_I_N<0>和V_I_N<1>的FB端口。
[0007]优选地，所述电压转电流电路V_I_N<0>的输出信号V_N0连接到电流转电压电路I_V_P和I_V_N上，电压转电流电路V_I_N<1>的输出信号V_N1连接到电流转电压电路I_V_P和I_V_N上，电压转电流电路V_I_P<0>的输出信号V_P0连接到电流转电压电路I_V_P和I_V_N
上，电压转电流电路V_I_P<1>的输出信号V_P1连接到电流转电压电路I_V_P和I_V_N。
[0008]优选地，所述电流转电压电路I_V_P的输出OUT_P连接比较器的INP输入端口，电流转电压电路I_V_N的输出OUT_N连接比较器的INN输入端口，比较器电路设置有输出OUT。
[0009]优选地，所述电压转电流电路V_I_P设置有输入信号VIN和节点V_P，且晶体管PM1为输出晶体管，电压转电流电路V_I_N设置有输入信号VIN和节点V_N，且晶体管PM1为输出晶体管，电流转电压电路I_V_P设置有晶体管PM2和PM3，电流转电压电路I_V_N设置有晶体管PM2、晶体管PM3、晶体管NM2和晶体管NM3。
[0010]优选地，所述空闲检测电路的输入信号为IN_P和IN_N，且等于RX输入信号，在上包络检测电路中，输入信号IN_P接电压转电流电路V_I_P<0>的VIN端，端口FB_P接电压转电流电路V_I_P<0>的FB端，输入信号IN_N连接电压转电流电路V_I_P<1>的VIN端，端口FB_P连接电压转电流电路V_I_P<1>的FB端，上包络检测电路的输出信号OUT_P。
[0011]优选地，所述下包络检测电路中，输入信号IN_P接电压转电流电路V_I_N<0>的VIN端，端口FB_N接电压转电流电路V_I_N<0>的FB端，输入信号IN_N接电压转电流电路V_I_N<1>的VIN端，FB_N接电压转电流电路V_I_N<1>的FB端，下包络检测电路的输出信号OUT_N，电流转电压电路I_V_P的输出为OUT_P，电流转电压电路I_V_N的输出为OUT_N。
[0012]与现有技术相比，本专利技术具备以下有益效果：1.本专利技术所述的一种低延时高共模抖动抑制的空闲检测电路，通过输入信号IN_P和IN_N为高速差分信号的配合使用，保证系统从数据发送状态切换到空闲状态，发射端的差分输出信号出现过冲时，空闲检测电路的输出信号可以在较小的延时内出现翻转，满足协议规定的延时要求。
[0013]2.本专利技术所述的一种低延时高共模抖动抑制的空闲检测电路，通过空闲检测电路输入信号IN_P和IN_N的同时变化和辅助充放电电路，使得整个空闲检测电路的输出信号也保持不变，使得整个空闲检测电路具有更高的共模抖动抑制能力，保证在输入信号共模电压突然出现较大抖动时，空闲检测电路的输出信号不出现错误翻转，保证系统不易出现误判，且结构简单，可以减小系统复杂度和芯片面积。
附图说明
[0014]图1是本专利技术空闲检测电路框图；图2是本专利技术空闲检测电路结构图；图3是本专利技术空闲检测电路中,电压转电流电路V_I_P；图4是本专利技术空闲检测电路中,电压转电流电路V_I_N；图5是本专利技术空闲检测电路中,上包络检测电路中电流转电压电路I_V_P；图6是本专利技术空闲检测电路中,下包络检测电路中电流转电压电路I_V_N；图7是本专利技术空闲检测电路中比较器电路；图8是本专利技术空闲检测电路的输入信号IN_P和IN_N，以及上包络检测电路的输出信号OUT_P和下包络检测电路的输出信号OUT_N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低延时高共模抖动抑制的空闲检测电路，其特征在于：空闲检测电路包括上包络检测电路、下包络检测电路和比较器电路，其中：上包络检测电路包括电压转电流V_I_P电路和电流转电压模块I_V_P，V_I_P电路包括电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>，电压转电流模块V_I_P<0>和电压转电流模块V_I_P<1>安装有晶体管PM1和晶体管PM2，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比；下包络检测电路包括电压转电流V_I_N和电流转电压模块I_V_N，电压转电流V_I_N包括电压转电流模块V_I_N<0>和电压转电流模块V_I_N<1>，电压转电流模块V_I_N<1>和电压转电流模块V_I_N<0>的安装有晶体管PM1和晶体管PM2，且晶体管PM2的宽长比等于3倍晶体管PM1的宽长比。2.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路，其特征在于：所述电流转电压模块I_V_P连接有辅助放电通路，且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路，电流转电压模块I_V_P的输出为OUT_P和FB_P，OUT_P连接比较器的P输入端口，FB_P连接电压转电流模块V_I_P<0>和V_I_P<1>的FB端口。3.根据权利要求1所述的一种低延时高共模抖动抑制的空闲检测电路，其特征在于：所述电流转电压模块I_V_N连接有辅助放电通路，且晶体管PM4、PM5、PM6、PM7、NM2、NM3组成辅助放电通路，电流转电压模块I_V_N的输出为OUT_N和FB_N，OUT_N连接比较器的N输入端口，FB_N连接电压转电流模块V_I_N<0>和V_I_N<1>的FB端口。4.根据权利要求3所述的一种低延时高共模抖动抑制的空闲检测电路，其特征在于：所述电压转电流模块V_I_N<0>的输出信号V_N0连接到电流转电压模块I_V_P上，电压转电流模块V_I_N<1&g...

【专利技术属性】
技术研发人员：刘登宝，周玉镇，
申请(专利权)人：合肥灿芯科技有限公司，
类型：发明
国别省市：