一种控制简单的全数字可编程延迟电路制造技术

本发明专利技术公开了一种控制简单的全数字可编程延迟电路，属于延时电路技术领域，包含由多个延迟单元级联构成的延迟线，所述延迟单元是由四个异或门构成的可编程延时单元；本发明专利技术采用全数字电路实现延迟电路，只需要数字方式的布局布线，就可以移植到另外一个制程，只采用4个异或门搭建一个延迟单元，具有低功耗，面积小，方便控制等特点，控制电路采用独“0”编码，非常清晰，简单。可以广泛的应用于DDR，ONFI，eMMC，SDIO，PSRAM，QDR，RLDRAM物理层的电路设计之中。计之中。计之中。

【技术实现步骤摘要】
一种控制简单的全数字可编程延迟电路


[0001]本专利技术涉及延时电路
，具体是一种控制简单的全数字可编程延迟电路。

技术介绍

[0002]延迟锁相环(DLL)是在DDR,ONFI，eMMC，SDIO，PSRAM，QDR，RLDRAM，LVDS，MIPI DPHY等源同步协议的主控物理层必不可少的组成部分，其中延迟线和延迟单元以及控制电路，尤其重要.现在比较多的采用模拟电路(PLL,相位插值等)或者高频过采样的方式来实现。模拟电路对于电源噪声敏感，对于不同制程，具有较差的移植性，也不能应用于面积功耗要求比较苛刻的场景。采用高频过采样的方式，需要频率非常的高的PLL，增加设计难度，频率过高带来更高的功耗。

技术实现思路

[0003]本专利技术的目的在于提供一种控制简单的全数字可编程延迟电路，以解决上述
技术介绍
中提出的问题。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种控制简单的全数字可编程延迟电路，包含由多个延迟单元级联构成的延迟线，所述延迟单元是由四个异或门构成的可编程延时单元。
[0005本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制简单的全数字可编程延迟电路，其特征在于，包含由多个延迟单元级联构成的延迟线，所述延迟单元是由四个异或门构成的可编程延时单元。2.根据权利要求1所述的一种控制简单的全数字可编程延迟电路，其特征在于，所述延迟单元包括异或门U1、异或门U2、异或门U3和异或门U4。3.根据权利要求2所述的一种控制简单的全数字可编程延迟电路，其特征在于，所述异或门U1的一个输入端连接信号in和异或门U2的一个输入端，异或门U1的另一个输入端连接异或门U4的一个输入端、编程信号nTR和信号o_en，异或门U1的输出端输出信号pass，异或门U2的另一个输入端连接异或门U4的输出端，异或门U2的输出端连接异或门U3的一个输入端，异或门U3的另一个输入端连接信号ret,异或门U3的输出端输出信号out,异或门U4的另一个输入端连接信号i_en。4.根据权利要求3所述的一种控制简单的全数字可编程延迟电路，其特征在于，当延迟单元为第一级时，信号out为输出信号，信号in为输入信号，信号pass为后一级延迟单元的信号in；信号ret为后一级延迟单元的信号out,信号i_en为1，信号o_en为后一级延迟单元的信号i_en。5.根...

【专利技术属性】
技术研发人员：刘亚东，庄志青，胡红明，
申请(专利权)人：合肥灿芯科技有限公司，
类型：发明
国别省市：