半导体器件及其制作方法技术

本公开提供了一种半导体器件及其制作方法，涉及半导体制造技术领域。该半导体器件制作方法包括：提供一晶圆，在晶圆上覆盖掩膜版；通过掩膜版在晶圆的第一区域内形成多个具有第一面积的第一芯片；通过掩膜版在晶圆的第二区域内形成多个具有第二面积的第二芯片，第一面积大于第二面积；其中，第一区域与第二区域具有连接部位，第二区域包围第一区域。本公开以晶圆上的第一区域为主体区域，并在第一区域内形成第一芯片，且在第二区域上形成与第一芯片尺寸不同的第二芯片，第二芯片可以填补晶圆上无法形成芯片的空白区域，提高了晶圆的利用率，进而减小半导体器件的制造成本。进而减小半导体器件的制造成本。进而减小半导体器件的制造成本。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本公开涉及半导体制造
，具体而言，涉及一种半导体器件及其制作方法。

技术介绍

[0002]在半导体制造领域中，晶圆作为制作半导体的基础，晶圆划分和切割是半导体制作工艺中必不可少的部分。
[0003]目前，在半导体制作过程中，会在晶圆上形成多个芯片，多个芯片会经过接合、引线和测试等工序后形成电路。但由于晶圆和芯片形状和面积的限制，在晶圆上存在较大的无效区域无法形成芯片，尤其是在晶圆的边缘位置上，无法形成有效芯片，导致晶圆的利用率较低，继而增加了芯片制作成本。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开的目的在于克服上述现有技术的不足，提供了一种半导体器件及其制作方法。
[0006]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0007]根据本公开的一个方面，提供了一种半导体器件制作方法，该方法包括：
[0008]提供一晶圆，在所述晶圆上覆盖掩膜版；
[0009]通过所述掩膜版在所述晶圆的第一区域内形成多个具有第一面积的第一芯片；
[0010]通过所述掩膜版在所述晶圆的第二区域内形成多个具有第二面积的第二芯片，所述第一面积大于所述第二面积；
[0011]其中，所述第一区域与所述第二区域具有连接部位，所述第二区域包围所述第一区域。
[0012]在本公开的一些实施例中，基于前述方案，所述掩膜板包括第一投影区和第二投影区，所述第一投影区包括至少一个第一投影，所述第一投影用于形成所述第一芯片，所述第二投影区包括至少一个第二投影，所述第二投影用于形成第二芯片。
[0013]在本公开的一些实施例中，基于前述方案，所述第一投影的周向位置上具有第一标记，所述第二投影的周向位置上具有第二标记，所述第一标记与所述第二标记相匹配。
[0014]在本公开的一些实施例中，基于前述方案，所述第一标记与所述第二标记嵌套式匹配。
[0015]在本公开的一些实施例中，基于前述方案，所述第一标记为山字形或者π字形。
[0016]在本公开的一些实施例中，基于前述方案，所述第二标记为π字形或者山字形。
[0017]在本公开的一些实施例中，基于前述方案，所述第一投影具有的所述第一标记的数量为至少两个。
[0018]在本公开的一些实施例中，基于前述方案，通过所述掩膜版在所述晶圆的第二区域内形成多个具有第二面积的第二芯片，包括：
[0019]以所述第一投影为基准，通过所述第一标记与所述第二标记匹配，定位所述第二投影在所述第二区域内的位置；
[0020]刻蚀所述第二区域，形成基准第二芯片。
[0021]在本公开的一些实施例中，基于前述方案，所述第二投影的周向位置上还具有所述第一标记，
[0022]通过所述掩膜版在所述晶圆的第二区域内形成多个具有第二面积的第二芯片，包括：
[0023]以所述基准第二芯片为基准，通过多个所述第二投影上的所述第一标记和所述第二标记匹配，定位所述第二投影在所述第二区域内的位置；
[0024]通过多个所述第二投影依次刻蚀所述第二区域，形成多个所述第二芯片。
[0025]在本公开的一些实施例中，基于前述方案，所述第一投影的周向位置上还具有所述第二标记，
[0026]通过所述掩膜版在所述晶圆的第一区域内形成多个具有第一面积的第一芯片，包括：
[0027]通过所述掩膜版刻蚀所述第一区域，形成基准第一芯片；
[0028]以所述基准第一芯片为基准，通过多个所述第一投影上的所述第一标记与所述第二标记匹配，定位所述第一投影在所述第一区域内的位置；
[0029]通过多个所述第一投影依次刻蚀所述第一区域，形成多个所述第一芯片。
[0030]在本公开的一些实施例中，基于前述方案，所述第二投影的周向位置上还具有第三标记，沿所述第二投影指向所述第一投影的方向上所述第三标记与所述第二标记并列分布。
[0031]在本公开的一些实施例中，基于前述方案，所述方法还包括：对所述掩膜版进行曝光和显影，形成所述第一投影和所述第二投影；
[0032]根据所述第一投影对所述第一区域进行刻蚀，形成所述第一芯片及与所述第一芯片相对应的第一切割线；
[0033]根据所述第二投影对所述第二区域进行刻蚀，形成所述第二芯片及与所述第二芯片相对应的第二切割线。
[0034]在本公开的一些实施例中，基于前述方案，所述第一投影与所述第二投影之间距离大于或等于所述第一切割线与所述第二切割线的宽度之和。
[0035]根据本公开的另一个方面，提供了一种半导体器件，该半导体器件由上述任一项半导体器件制作方法制作。
[0036]本公开提供了一种半导体器件制作方法，通过在一晶圆上覆盖掩膜版，通过掩膜版在晶圆的第一区域内形成多个具有第一面积的第一芯片，通过掩膜版在晶圆的第二区域内形成多个具有第二面积的第二芯片，第一面积大于第二面积，且第一区域与第二区域具有连接部位，第二区域包围第一区域。本公开提供的半导体制作方法，在晶圆上第二区域为第一区域为外围区域，通过在第二区域上形成第二芯片以填补在晶圆的边缘位置上无法形成芯片的空白，提高了晶圆的利用率，继而降低了半导体器件的制作成本；
[0037]另一方面，本公开还提供了一种半导体器件，通过在晶圆的外围区域形成尺寸较小的第二芯片，该第二芯片不但可以用于半导体器件的产品应用中，还可以应用于对半导体器件的测试过程中，在提高晶圆利用率的同时，增加了半导体器件的功能性。
[0038]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0039]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1为本公开示例性实施例中的一种半导体器件制作方法的流程图。
[0041]图2为本公开示例性实施例中的一种晶圆的结构示意图。
[0042]图3为本公开示例性实施例中的一种第一标记和第二标记的配合示意图。
[0043]图4为本公开示例性实施例中的一种多个第一芯片之间的配合示意图。
[0044]图5为本公开示例性实施例中的一种多个第二芯片之间的配合示意图。
[0045]图6为本公开示例性实施例中的一种第一芯片和第二芯片之间的配合示意图。
[0046]图7为本公开示例性实施例中的一种第一芯片形成的流程图。
[0047]图8为本公开示例性实施例中的一种第二芯片形成的流程图。
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件制作方法，其特征在于，包括：提供一晶圆，在所述晶圆上覆盖掩膜版；通过所述掩膜版在所述晶圆的第一区域内形成多个具有第一面积的第一芯片；通过所述掩膜版在所述晶圆的第二区域内形成多个具有第二面积的第二芯片，所述第一面积大于所述第二面积；其中，所述第一区域与所述第二区域具有连接部位，所述第二区域包围所述第一区域。2.根据权利要求1所述的半导体器件制作方法，其特征在于，所述掩膜板包括第一投影区和第二投影区，所述第一投影区包括至少一个第一投影，所述第一投影用于形成所述第一芯片，所述第二投影区包括至少一个第二投影，所述第二投影用于形成第二芯片。3.根据权利要求2所述的半导体器件制作方法，其特征在于，所述第一投影的周向位置上具有第一标记，所述第二投影的周向位置上具有第二标记，所述第一标记与所述第二标记相匹配。4.根据权利要求3所述的半导体器件制作方法，其特征在于，所述第一标记与所述第二标记嵌套式匹配。5.根据权利要求4所述的半导体器件制作方法，其特征在于，所述第一标记为山字形或者π字形。6.根据权利要求4所述的半导体器件制作方法，其特征在于，所述第二标记为π字形或者山字形。7.根据权利要求3所述的半导体器件制作方法，其特征在于，所述第一投影具有的所述第一标记的数量为至少两个。8.根据权利要求3所述的半导体器件制作方法，其特征在于，通过所述掩膜版在所述晶圆的第二区域内形成多个具有第二面积的第二芯片，包括：以所述第一投影为基准，通过所述第一标记与所述第二标记匹配，定位所述第二投影在所述第二区域内的位置；刻蚀所述第二区域，形成基准第二芯片。9.根据权利要求8所述的半导体器件制作方法，其特征在于，所述第二投影的周向位置上还具有所述第一标记，通过所...

【专利技术属性】
技术研发人员：赵雪，许世峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：