可调整增益的缓冲电路、包括其的接收电路和半导体装置制造方法及图纸

本申请公开了缓冲电路、包括其的接收电路和半导体装置。该缓冲电路接收第一输入信号和第二输入信号以生成第一输出信号和第二输出信号。缓冲电路包括负载电路。负载电路接收增益调整信号。负载电路在增益调整信号被禁止时增加缓冲电路的总增益，并且在增益调整信号被使能时增加缓冲电路的AC增益。使能时增加缓冲电路的AC增益。使能时增加缓冲电路的AC增益。

【技术实现步骤摘要】
可调整增益的缓冲电路、包括其的接收电路和半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月30日向韩国知识产权局提交的申请号为10
‑
2021
‑
0114739的韩国专利申请的优先权，其全部内容通过引用合并于本文中如同全文阐述。


[0003]各种实施例总体上涉及集成电路技术，并且更具体地，涉及缓冲电路以及包括其的接收电路和半导体装置。

技术介绍

[0004]电子设备包括许多电子元件，而作为电子设备的计算机系统包括许多各自由半导体构成的半导体装置。构成计算机系统的半导体装置可以通过发送和接收时钟信号和数据来彼此通信。每个半导体装置可以包括缓冲电路，该缓冲电路被配置为放大输入信号和/或缓冲输入信号以生成输出信号。一般的缓冲电路可以是差分放大器，该差分放大器被配置为差分地放大正输入信号和负输入信号以生成输出信号。随着半导体装置的操作速度增加，由缓冲电路生成的输出信号的占空比易于失真。尽管提出了包括被配置为调整输出信号的占空比的电路的缓冲电路，但是缓冲电路的增益和带宽可能由于包括在缓冲电路中的电路的负载而减小。

技术实现思路

[0005]在一个实施例中，缓冲电路可以包括第一输入晶体管、第二输入晶体管和负载电路。第一输入晶体管可以耦接在高电压轨与第二输出节点之间，并且可以被配置为基于第一输入信号来改变第二输出节点的电压电平。第二输入晶体管可以耦接在高电压轨与第一输出节点之间，并且可以被配置为基于第二输入信号来改变第一输出节点的电压电平。负载电路可以耦接在第一输出节点、第二输出节点和低电压轨之间，并且可以被配置为在增益调整信号被禁止时增加缓冲电路的总增益，并且可以被配置为在增益调整信号被使能时增加缓冲电路的AC增益。
[0006]在一个实施例中，缓冲电路可以包括第一输入晶体管、第二输入晶体管、第一有源电感器、第二有源电感器和开关电路。第一输入晶体管可以耦接在高电压轨与第二输出节点之间，并且可以被配置为接收第一输入信号。第二输入晶体管可以耦接在高电压轨与第一输出节点之间，并且可以被配置为接收第二输入信号。第一有源电感器可以耦接在第二输出节点与低电压轨之间。第二有源电感器可以耦接在第一输出节点与低电压轨之间。开关电路可以被配置为基于增益调整信号将第一有源电感器选择性地耦接至第二有源电感器。
[0007]在一个实施例中，缓冲电路可以包括第一输入晶体管、第二输入晶体管和负载电路。第一输入晶体管可以耦接在第二输出节点与低电压轨之间，并且可以被配置为基于第一输入信号来改变第二输出节点的电压电平。第二输入晶体管可以耦接在第一输出节点与
低电压轨之间，并且可以被配置为基于第二输入信号来改变第一输出节点的电压电平。负载电路可以耦接在第一输出节点、第二输出节点和高电压轨之间，可以被配置为在增益调整信号被禁止时增加缓冲电路的总增益，并且可以被配置为在增益调整信号被使能时增加缓冲电路的AC增益。
[0008]在一个实施例中，缓冲电路可以包括第一输入晶体管、第二输入晶体管、第一有源电感器、第二有源电感器和开关电路。第一输入晶体管可以耦接在第二输出节点与低电压轨之间，并且可以被配置为接收第一输入信号。第二输入晶体管可以耦接在第一输出节点与低电压轨之间，并且可以被配置为接收第二输入信号。第一有源电感器可以耦接在高电压轨与第二输出节点之间。第二有源电感器可以耦接在高电压轨与第一输出节点之间。开关电路可以被配置为基于增益调整信号将第一有源电感器选择性地耦接至第二有源电感器。
附图说明
[0009]图1是示出根据实施例的缓冲电路的配置的图。
[0010]图2是示出根据实施例的缓冲电路的增益变化的曲线图。
[0011]图3是示出根据实施例的缓冲电路的操作的时序图。
[0012]图4是示出根据实施例的缓冲电路的配置的图。
[0013]图5是示出根据实施例的半导体系统的配置的图。
[0014]图6是示出根据实施例的接收电路的配置的图。
具体实施方式
[0015]图1是示出根据实施例的缓冲电路100的配置的图。参见图1，缓冲电路100可以接收第一输入信号IN1和第二输入信号IN2，以生成第一输出信号OUT1和第二输出信号OUT2。第二输入信号IN2可以是第一输入信号IN1的互补信号并且可以具有与第一输入信号IN1相反的逻辑电平。在一个实施例中，第二输入信号IN2可以是参考电压。参考电压可以具有对应于电压范围的中间的电压电平，该电压范围是第一输入信号IN1摆动的范围。第二输出信号OUT2可以是第一输出信号OUT1的互补信号并且可以具有与第一输出信号OUT1相反的逻辑电平。第一输出信号OUT1可以是正输出信号，而第二输出信号OUT2可以是负输出信号。缓冲电路100可以耦接至高电压轨101和低电压轨102以进行操作。可以经由高电压轨101施加第一电源电压VH，并且可以经由低电压轨102施加第二电源电压VL。第二电源电压VL可以具有低于第一电源电压VH的电压电平。例如，第一电源电压VH可以是供电电压，而第二电源电压VL可以是接地电压。缓冲电路100可以基于第一输入信号IN1和第二输入信号IN2来改变第一输出节点OP和第二输出节点ON的电压电平，从而生成第一输出信号OUT1和第二输出信号OUT2。第一输出节点OP可以是正输出节点，而第二输出节点ON可以是负输出节点。缓冲电路100可以是差分放大器，其被配置为差分地放大第一输入信号IN1和第二输入信号IN2以生成第一输出信号OUT1和第二输出信号OUT2。
[0016]缓冲电路100还可以接收增益调整信号GAS。基于增益调整信号GAS，缓冲电路100可以增加缓冲电路100的总增益或者可以增加缓冲电路100的交流(AC)增益。总增益可以是直流(DC)增益并且可以在相对低的频率下获得。AC增益可以在相对高的频率下获得。基于
增益调整信号GAS，缓冲电路100可以增加缓冲电路100的总增益，以增加第一输出信号OUT1和第二输出信号OUT2的有效持续时间。基于增益调整信号GAS，缓冲电路100可以增加缓冲电路100的AC增益，以调整第一输出信号OUT1与第二输出信号OUT2的占空比。缓冲电路100可以根据包括缓冲电路100的半导体装置的操作状态来增加总增益或AC增益。
[0017]缓冲电路100可以包括第一输入晶体管111、第二输入晶体管112和负载电路120。第一输入晶体管111可以耦接在高电压轨101与第二输出节点ON之间，并且第一输入晶体管111可以接收第一输入信号IN1。基于第一输入信号IN1，第一输入晶体管111可以改变第二输出节点ON的电压电平。第二输出信号OUT2可以经由第二输出节点ON输出。第二输入晶体管112可以耦接在高电压轨101与第一输出节点OP之间，并且第二输入晶体管112可以接收第二输入信号IN2。基于第二输入信号IN2，第二输入晶体管112可以改变第一输出节点OP的电压电平。第一输出信号OUT1可以经由第一输出节点OP输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缓冲电路，其包括：第一输入晶体管，其耦接在高电压轨与第二输出节点之间，并且基于第一输入信号来改变所述第二输出节点的电压电平；第二输入晶体管，其耦接在所述高电压轨与第一输出节点之间，并且基于第二输入信号来改变所述第一输出节点的电压电平；以及负载电路，其耦接在所述第一输出节点、所述第二输出节点和低电压轨之间，并且在增益调整信号被禁止时增加所述缓冲电路的总增益，以及在所述增益调整信号被使能时增加所述缓冲电路的AC增益。2.根据权利要求1所述的缓冲电路，其中，所述负载电路包括：第一有源电感器，其耦接在所述第二输出节点与所述低电压轨之间；第二有源电感器，其耦接在所述第一输出节点与所述低电压轨之间；以及开关电路，其基于所述增益调整信号将所述第一有源电感器选择性地耦接至所述第二有源电感器。3.根据权利要求2所述的缓冲电路，其中，所述第一有源电感器包括：第一晶体管，其耦接在所述第二输出节点与所述低电压轨之间；以及第一电阻元件，其耦接在所述第二输出节点与所述第一晶体管的栅极之间。4.根据权利要求3所述的缓冲电路，其中，所述第二有源电感器包括：第二晶体管，其耦接在所述第一输出节点与所述低电压轨之间；以及第二电阻元件，其耦接在所述第一输出节点与所述第二晶体管的栅极之间，以及其中，所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端部之间，所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶体管的栅极和所述第二晶体管的栅极。5.根据权利要求1所述的缓冲电路，还包括增益控制电路，所述增益控制电路基于操作信息来生成所述增益调整信号。6.根据权利要求5所述的缓冲电路，其中，所述操作信息包括命令地址信号、封装信息和时钟信号的频率中的至少一个。7.一种缓冲电路，其包括：第一输入晶体管，其耦接在高电压轨与第二输出节点之间，并且接收第一输入信号；第二输入晶体管，其耦接在所述高电压轨与第一输出节点之间，并且接收第二输入信号；第一有源电感器，其耦接在所述第二输出节点与低电压轨之间；第二有源电感器，其耦接在所述第一输出节点与所述低电压轨之间；以及开关电路，其基于增益调整信号将所述第一有源电感器选择性地耦接至所述第二有源电感器。8.根据权利要求7所述的缓冲电路，其中，所述第一有源电感器包括：第一晶体管，其耦接在所述第二输出节点与所述低电压轨之间；以及第一电阻元件，其耦接在所述第二输出节点与所述第一晶体管的栅极之间。9.根据权利要求8所述的缓冲电路，其中，所述第二有源电感器包括：第二晶体管，其耦接在所述第一输出节点与所述低电压轨之间；以及
第二电阻元件，其耦接在所述第一输出节点与所述第二晶体管的栅极之间，以及其中，所述开关电路耦接在所述第一电阻元件的端部与所述第二电阻元件的端部之间，所述第一电阻元件的所述端部和所述第二电阻元件的所述端部分别耦接至所述第一晶体管的栅极和所述第二晶体管的栅极。10.根据权利要求7所述的缓冲电路，还包括增益控制电路，所述增益控制电路至少部分地基于命令地址信号、封装信息和时钟信号的频率来生成所述...

【专利技术属性】
技术研发人员：赵善起，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：