电平移位电路制造技术

提供即使在次级侧电路的电源变得小于或等于GND的情况下也能够对信号进行传输的电平移位电路。具有：第1导电型的电平移位晶体管，其在以初级侧基准电位为基准的初级侧电路与以独立于初级侧基准电位的次级侧基准电位为基准的次级侧电路之间，将来自初级侧电路的信号向次级侧电路进行电平移位；二极管，其正向地连接在电平移位晶体管的第1主电极与次级侧电路之间；电容器，其与二极管并联连接；以及反相器，其使信号反转，电平移位晶体管的控制电极与初级侧电路的初级侧电源连接，第2主电极与反相器的输出连接，反相器在初级侧基准电位与初级侧电源之间进行动作，二极管经由电阻元件而与次级侧电路的次级侧电源连接。件而与次级侧电路的次级侧电源连接。件而与次级侧电路的次级侧电源连接。

【技术实现步骤摘要】
电平移位电路


[0001]本专利技术涉及将低电压侧的信号向基准电位不同的高电压侧传输的电平移位电路。

技术介绍

[0002]HVIC(High Voltage MOS Gate Driver IC)等功率器件控制用IC是通过来自微型计算机等的输入信号对开关器件的栅极进行驱动的高耐压IC。HVIC例如像在专利文献1的图1中示出的那样，具有对高电压侧(高电位侧)的开关器件进行驱动的高电位侧栅极驱动电路和对低电压侧(低电位侧)的开关器件进行驱动的低电位侧栅极驱动电路。
[0003]高电位侧栅极驱动电路具有将低电压侧的信号向基准电位不同的高电压侧传输的高压电平移位电路。高压电平移位电路将以接地电位(GND)为基准的初级侧电路的电压信号通过高耐压MOSFET(Metal Oxide Semiconductor Field Effect Transistor)转换为电流信号，向以浮置电位为基准的次级侧电路传输电流信号。传输来的电流信号通过次级侧电路而被恢复为电压信号。
[0004]更具体而言，高电位侧栅极驱动电路如果被输入了与高电位侧输入信号的上升同步的接通脉冲，则高压电平移位电路的高耐压MOSFET的栅极电位从GND变动至初级侧电路的电源电位，栅极
‑
源极间变为开状态，从而成为接通状态。在接通的期间，电流经由高耐压MOSFET从次级侧电路的电源流向初级侧电路的GND。对于该电流，通过在次级侧电路设置的电阻元件而将电流信号转换为电压信号，由此向次级侧电路传输电流信号。如果被输入了与高电位侧输入信号的下降同步的断开脉冲，则高压电平移位电路的高耐压MOSFET的栅极电位从初级侧电路的电源电位变动至GND，栅极
‑
源极间变为闭状态，从而成为断开状态。
[0005]专利文献1：日本特开2018
‑
196276号公报
[0006]在以上所说明的现有的高压电平移位电路的情况下，在次级侧电路的电源变得小于或等于GND的情况下，传输信号源即从次级侧电路流向初级侧电路的电流衰减，有可能产生无法进行信号传输的现象。

技术实现思路

[0007]本专利技术就是为了解决上述这样的问题而提出的，其目的在于，提供即使在次级侧电路的电源变得小于或等于GND的情况下也能够传输信号的电平移位电路。
[0008]本专利技术涉及的电平移位电路具有：第1导电型的电平移位晶体管，其在以初级侧基准电位为基准的初级侧电路与以独立于所述初级侧基准电位的次级侧基准电位为基准的次级侧电路之间，将来自所述初级侧电路的信号向所述次级侧电路进行电平移位；二极管，其正向地连接在所述电平移位晶体管的第1主电极与所述次级侧电路之间；电容器，其与所述二极管并联连接；以及反相器，其使所述信号反转，所述电平移位晶体管的控制电极与所述初级侧电路的初级侧电源连接，第2主电极与所述反相器的输出连接，所述反相器在所述初级侧基准电位与所述初级侧电源之间进行动作，所述二极管经由电阻元件而与所述次级侧电路的次级侧电源连接。
[0009]专利技术的效果
[0010]根据本专利技术涉及的电平移位电路，在次级侧电源小于或等于初级侧基准电位的情况下，如果电平移位晶体管成为接通状态，则电容器的初级侧电路侧的电极的电位下降至初级侧基准电位。在发生了下降的瞬间，试图使电容器的2个电极的电位继续得到保持，因此，电容器的次级侧电路侧的电极的电位也随之下降。下降的量的电压施加于电阻元件，因此，能够向次级侧电路传输信号。
附图说明
[0011]图1是表示组装有本专利技术涉及的高压电平移位电路的HVIC的结构的图。
[0012]图2是表示本专利技术涉及的实施方式1的高压电平移位电路的结构的电路图。
[0013]图3是表示本专利技术涉及的实施方式1的高压电平移位电路的结构的电路图。
[0014]图4是表示本专利技术涉及的实施方式2的高压电平移位电路的结构的电路图。
[0015]图5是表示本专利技术涉及的实施方式2的高压电平移位电路的结构的电路图。
[0016]图6是表示本专利技术涉及的实施方式3的高压电平移位电路的结构的电路图。
[0017]图7是表示本专利技术涉及的实施方式3的高压电平移位电路的结构的电路图。
具体实施方式
[0018]＜HVIC的结构＞
[0019]图1是表示组装有本专利技术涉及的高压电平移位电路的HVIC 100的结构的图。HVIC 100具有对高电位侧开关器件Q1进行驱动的高电位侧栅极驱动电路101和对低电位侧开关器件Q2进行驱动的低电位侧栅极驱动电路102。高电位侧开关器件Q1和低电位侧开关器件Q2都是N沟道型MOSFET，分别反向并联连接有续流二极管P1、P2。此外，在图1中，高电位侧开关器件Q1及低电位侧开关器件Q2是MOSFET，但也能够使用IGBT(Insulated Gate Bipolar Transistor)。
[0020]以下，对高电位侧栅极驱动电路101的结构进行说明。高电位侧栅极驱动电路101具有接通脉冲生成电路11、断开脉冲生成电路12、高压电平移位电路13、高压电平移位电路14、电阻元件19、电阻元件20、NOT门21、NOT门22、锁存电路24及输出电路25。
[0021]输入至高电位侧栅极驱动电路101的高电位侧输入信号HIN被输入至接通脉冲生成电路11和断开脉冲生成电路12。接通脉冲生成电路11生成定时(timing)与高电位侧输入信号HIN的上升同步的接通脉冲。断开脉冲生成电路12生成定时与高电位侧输入信号HIN的下降同步的断开脉冲。
[0022]接通脉冲生成电路11的输出与高压电平移位电路13内的电平移位用的高耐压MOSFET的栅极连接。该高耐压MOSFET的漏极经由电阻元件19被固定于次级侧电路的电源(称为“次级侧电源”)即高电位侧电源电压VB，并且经由NOT门21与锁存电路24的输入端子连接。高耐压MOSFET的源极与初级侧电路的基准电位(称为“初级侧基准电位”)即接地电位GND连接。此外，有时将高电位侧电源电压VB称为高电位侧电源VB，将接地电位GND简单地记作GND。
[0023]断开脉冲生成电路12的输出与高压电平移位电路14内的电平移位用的高耐压MOSFET的栅极连接。该高耐压MOSFET的漏极经由电阻元件20而被固定于高电位侧电源电压
VB，并且经由NOT门22与锁存电路24的输入端子连接。高耐压MOSFET的源极与接地电位GND连接。此外，高压电平移位电路13及14的具体结构会在后面进行说明。
[0024]锁存电路24由RS触发电路等构成，对来自NOT门21及22的输出进行锁存而输出至输出电路25。
[0025]输出电路25根据锁存电路24的输出，将向输出端子U
OUT
的输出电压在成为次级侧电路的基准电位(称为“次级侧基准电位”)的高电位侧电源电压VB与高电位侧浮置电位VS之间进行切换。
[0026]＜实施方式1＞
[0027]＜装置结构＞...

【技术保护点】

【技术特征摘要】
1.一种电平移位电路，其具有：第1导电型的电平移位晶体管，其在以初级侧基准电位为基准的初级侧电路与以独立于所述初级侧基准电位的次级侧基准电位为基准的次级侧电路之间，将来自所述初级侧电路的信号向所述次级侧电路进行电平移位；二极管，其正向地连接在所述电平移位晶体管的第1主电极与所述次级侧电路之间；电容器，其与所述二极管并联连接；以及反相器，其使所述信号反转，所述电平移位晶体管的控制电极与所述初级侧电路的初级侧电源连接，第2主电极与所述反相器的输出连接，所述反相器在所述初级侧基准电位与所述初级侧电源之间进行动作，所述二极管经由电阻元件而与所述次级侧电路的次级侧电源连接。2.根据权利要求1所述的电平移位电路，其中，还具有：第2导电型的晶体管，其连接在所述电平移位晶体管的所述第2主电极与所述初级侧基准电位之间，该第2导电型的晶体管的控制电极与所述初级侧电源连接。3.一种电平移位电路，其具有：第1导电型的电平移位晶体管，其在以初级侧基准电位为基准的初级侧电路与以独立于所述初级侧基准电位的次级侧基准电位为基准的次级侧电路之间，将来自所述初级侧电路的信号向所述次级侧电路进行电平移位；二极管，其正向地连接在所述电平移位晶体管的第1主电极与所述次级侧电路之间；...

【专利技术属性】
技术研发人员：津隈裕太，吉田宽，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：