一种高速电平转换器制造技术

一种高速电平转换器，其特征在于：闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，实现由低到高的电平转换；串联单元，基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。本发明专利技术中的电路结构简单，成本低，电平转换速度快，效果好。效果好。效果好。

【技术实现步骤摘要】
一种高速电平转换器


[0001]本专利技术涉及集成电路领域，更具体地，涉及一种高速电平转换器。

技术介绍

[0002]目前，电平转换器被广泛地应用于各类集成电路中，用于为各类不同的电路模块提供合适的工作电压。现有技术中常用的电平转换器如图1所示，其主要的工作原理是，通过向对称的闩锁结构中两个镜像的NMOS管的栅极端输入相互反向的低电源电压信号，从而翻转闩锁结构中两个PMOS管的工作状态，从而使得闩锁结构中两个工作电平为高电源电压的PMOS管转换开启或关断状态。随后，经过一个反相器后电路可以输出与低电源电压信号相应的高电源电压信号。
[0003]然而，现有技术中这种常用的电平转换器仍然存在诸多问题。首先，当电压信号的翻转速度较快时，该电平转换器在通过NMOS管的状态切换控制PMOS管的开启或关闭时，会产生一定的延迟，这导致该电平转换器的转换速度受限，因而无法对输入电平的翻转频率较大的信号进行准确的电平转换。为了保证对高频信号的精确的电平转换，选用的电平转换器中的PMOS管和NMOS管的尺寸都需要足够大，这就导致了芯片的制造面积难以缩小，电平转换的功率损耗也相对来说较大。
[0004]其次，现有技术中的这种电平转换器，在进行电平转换的过程中，NMOS管Mn1和PMOS管Mp2形成的支路，或者NMOS管Mn2和PMOS管Mp1之间形成的支路总有一个会处于导通状态，并形成贯通电流，从而在工作过程中造成较大的功率损耗，并消耗了大量的来自电源的电能，不止会大量生热，影响其他温度敏感电路的性能，还会对芯片的安全性造成一定的威胁。
[0005]最后，当这类电平转换器中两个NMOS管的输入端未监测到输入电压时，两个NMOS管将均处于截止状态，随着高电源电压V_hi的接通，闩锁结构的两个PMOS管输入端电位不定，会造成该电路的输出端振荡。这导致与其输出端相连接的后续电路无法维持安全正常的工作状态。
[0006]针对上述问题，亟需一种新的高速电平转换器。

技术实现思路

[0007]为解决现有技术中存在的不足，本专利技术的目的在于，提供一种高速电平转换器，通过在现有技术中常用的电平转换器中增加串联单元和PMOS管尺寸较小的第一、第二锁存单元，从而实现了电平的高速转换。
[0008]本专利技术采用如下的技术方案。一种高速电平转换器，其中，转换器包括闩锁单元、串联单元、第一锁存单元、第二锁存单元和输出单元；闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，用于实现由低到高的电平转换；串联单元，与闩锁单元、第一锁存单元和第二锁存单元分别连接，用于分别基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，与闩锁单元和串
联单元连接，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，与闩锁单元、串联单元和输出单元连接，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。
[0009]优选地，第一锁存单元、第二锁存单元中PMOS管的尺寸小于闩锁单元中PMOS管的尺寸。
[0010]优选地，闩锁单元包括NMOS管Mn1和Mn2，PMOS管Mp1和Mp2；其中，Mn1和Mp1组成第一支路，其漏极互相连接，源极分别接地电位和串联单元中的PMOS管Mp3的漏极，Mp1的栅极与Mp2的漏极连接，Mn1的栅极接入输入电平In；Mn2和Mp2组成第二支路，其漏极互相连接，源极分别接地电位和串联单元中的PMOS管Mp4的漏极，Mp2的栅极与Mp1的漏极连接，Mn2的栅极接入输入电平的反相电平Inn。
[0011]优选地，串联单元包括PMOS管Mp3和Mp4；其中，PMOS管Mp3源极接入电源电压V_hi，漏极与闩锁单元中的PMOS管Mp1的源极连接成为第一支路的一部分，其栅极与第一锁存单元的第一锁存输出连接；PMOS管Mp4源极接入电源电压V_hi，漏极与闩锁单元中的PMOS管Mp2的源极连接成为第二支路的一部分，其栅极与第二锁存单元的第二锁存输出连接。
[0012]优选地，第一锁存单元和第二锁存单元的结构相同，均包括锁存器、NMOS管和反相器组成；其中，锁存器与反相器依次串联，锁存器的输入端接入第一或第二支路中NMOS管的漏极电压，反相器的输出端接入第一或第二支路中串联单元PMOS管的栅极；NMOS管的栅极和漏极分别与锁存器连接。
[0013]优选地，第一锁存单元中的锁存器包括PMOS管Mp6和Mp9，第二锁存单元中的锁存器包括PMOS管Mp5和Mp7；锁存器中的两个PMOS管，其中一管的栅极均与其中另一管的漏极连接，组成闩锁结构。
[0014]优选地，第一锁存单元中的NMOS管为Mn5，第二锁存单元中的NMOS管为Mn3；第一锁存单元中的NMOS管源极接地，栅极和漏极分别与第一锁存单元中的锁存器连接；第二锁存单元中的NMOS管源极接地，栅极和漏极分别与第二锁存单元中的锁存器连接。
[0015]优选地，第一锁存单元中的反相器包括PMOS管Mp10和NMOS管Mn6；第二锁存单元中的反相器包括PMOS管Mp8和NMOS管Mn4；其中，NMOS管和PMOS管的漏极相互连接，栅极相互连接，源极分别接入地电位和电源电压V_hi。
[0016]优选地，输出单元中包括由PMOS管Mp11和NMOS管Mn7组成的反相器，反相器的输入端与第二锁存单元的输出端连接，反相器的输出端作为电平转换输出。
[0017]优选地，当输入电平In的输入为高电平时，在第一锁存单元的作用下，闩锁单元中的第一支路导通，电平转换输出为低电平；当输入电平In的输入为低电平时，在第二锁存单元的作用下，闩锁单元中的第二支路导通，电平转换输出为高电平。
[0018]本专利技术的有益效果在于，与现有技术相比，本专利技术中一种高速电平转换器，能够通过在常用电平转换器中增加串联单元和PMOS管尺寸较小的第一、第二锁存单元，从而实现电平的高速转换。本专利技术中的电路结构简单，成本低，电平转换速度快，效果好。
[0019]本专利技术的有益效果还包括：
[0020]1、由于较小尺寸的MOS管对于输出功率和电流的控制能力较差，因此现有技术中
的电平转换单元中PMOS管和NMOS管的尺寸都需要较大，才能确保电平转换器对于高频电压信号的转换。而本专利技术中，由于增加了第一、第二锁存单元，在该锁存单元中提供了尺寸非常小的用于实现锁存功能的PMOS管，增强了NMOS管漏极电压对于Mp2和Mp1两管导通或截止状态的控制能力，从而使得本专利技术中改进后的电平转换器降低了对于闩锁单元中MOS管尺寸的要求。即便采用较小尺寸的MOS管，仍然能够将高低电平的翻转速率保证在较高的程度。
[0021]2、本专利技术中新增了串联单元，串联单元中的两个PMOS管分别串接在原有的闩锁单元的PMOS管上方，这使得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速电平转换器，其特征在于：所述转换器包括闩锁单元、串联单元、第一锁存单元、第二锁存单元和输出单元；其中，所述闩锁单元，与所述串联单元、第一锁存单元和第二锁存单元分别连接，用于实现由低到高的电平转换；所述串联单元，与所述闩锁单元、第一锁存单元和第二锁存单元分别连接，用于分别基于所述第一锁存单元和第二锁存单元的输出，控制所述闩锁单元中的第一支路和第二支路的开启或关断状态；所述第一锁存单元，与闩锁单元和串联单元连接，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于所述第一锁存输出控制所述串联单元中第一支路的开启或关断；所述第二锁存单元，与闩锁单元、串联单元和输出单元连接，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于所述第二锁存输出控制所述串联单元中第二支路的开启或关断；所述输出单元，与所述第二锁存单元连接，用于基于所述第二锁存单元的输出实现电平转换输出。2.根据权利要求1中所述的一种高速电平转换器，其特征在于：所述第一锁存单元、第二锁存单元中PMOS管的尺寸小于所述闩锁单元中PMOS管的尺寸。3.根据权利要求2中所述的一种高速电平转换器，其特征在于：所述闩锁单元包括NMOS管Mn1和Mn2，PMOS管Mp1和Mp2；其中，所述Mn1和Mp1组成第一支路，其漏极互相连接，源极分别接地电位和串联单元中的PMOS管Mp3的漏极，Mp1的栅极与Mp2的漏极连接，Mn1的栅极接入输入电平In；所述Mn2和Mp2组成第二支路，其漏极互相连接，源极分别接地电位和串联单元中的PMOS管Mp4的漏极，Mp2的栅极与Mp1的漏极连接，Mn2的栅极接入输入电平的反相电平Inn。4.根据权利要求3中所述的一种高速电平转换器，其特征在于：所述串联单元包括PMOS管Mp3和Mp4；其中，所述PMOS管Mp3源极接入电源电压V_hi，漏极与所述闩锁单元中的PMOS管Mp1的源极连接成为第一支路的一部分，其栅极与所述第一锁存单元的第一锁存输出连接；所述PMOS管Mp4源极接入电源电压V_hi，漏极与所述闩锁单元中的PMOS管Mp2的源极连接成为第二支路的一部分，其栅极与所述第...

【专利技术属性】
技术研发人员：邹臣，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：