AAL2公共部分子层发送端装置制造方法及图纸

本发明专利技术是通过ＦＰＧＡ（现场可编程门阵列）设计或是ＡＳＩＣ（专用集成电路）设计、采用硬件逻辑电路来实现ＩＴＵ－ＴＩ．３６３．２协议中规定的ＡＴＭ适配层２（ＡＡＬ２）公共部分子层（ＣＰＳ）发送端（或称信源端）功能。本发明专利技术提出的装置主要由输入控制模块、数据预处理模块、封装控制模块、输出控制模块和定时模块组成；本装置针对多个ＡＡＬ２连接采用了不同的缓冲区域分别缓存并轮询处理高层输入数据；通过状态表机制和时间标签法实现ＣＰＳ－ＳＤＵ的输出缓冲控制及发送控制，而且通过“单阶校验”预置表的方法使得对ＡＡＬ２连接分组头的校验和计算只需单个时钟周期即可完成。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
ＡＡＬ２公共部分子层发送端装置，其特征在于：（１）该装置主要由输入控制模块、数据预处理模块、封装控制模块、输出控制模块和定时模块组成；（２）该装置的外部接口包括：与ＡＴＭ层之间采用ＵＴＯＰＩＡ ＬＥＶＥＬ１（Ｕｎｉｖｅｒｓａｌ Ｔｅ ｓｔ ａｎｄ Ｏｐｅｒａｔｉｏｎｓ ＰＨＹ Ｉｎｔｅｒｆａｃｅ ｆｏｒ ＡＴＭ ＬＥＶＥＬ１）规范接口，与高层（即ＡＡＬ２业务应用层）之间采用共享存储器接口，与层管理之间则提供地址、数据和控制信号，可通过外部处理器访问本装置。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄河，马晨欣，何红永，
申请(专利权)人：信息产业部电信传输研究所，国家数字交换系统工程技术研究中心，
类型：发明
国别省市：11[中国|北京]