模拟数字转换器、芯片及电子设备制造技术

本申请提供一种模拟数字转换器、芯片及电子设备。模拟数字转换器，用于将一采样周期内所采样的采样输入信号转为数字编码，其包括量化噪声整形电路；量化噪声整形电路包括：两组受控开关组、与受控开关组连接的储能电路；其中在控制信号为第一状态的情况下，两组受控开关组中的一组将储能电路整体地接入第一信号路径中，以在当前采样周期结束之前对模拟数字转换器中的量化余量进行积分；在控制信号为第二状态的情况下，两组受控开关组中的另一组将储能电路整体地接入第二信号路径中，以将下一采样周期的采样输入信号与所积分的量化余量相叠加，形成待量化处理的待量化信号。形成待量化处理的待量化信号。形成待量化处理的待量化信号。

【技术实现步骤摘要】
模拟数字转换器、芯片及电子设备


[0001]本申请涉及集成电路
，具体而言，涉及一种模拟数字转换器、芯片及电子设备。

技术介绍

[0002]模拟数字转换器(analog
‑
to
‑
digital converter，ADC)，用于将输入的模拟电压值转换为数字化的数字编码，其因采样时间短、反应速率及精度较好、结构简单、低功耗并且易与数字电路兼容的优点，被广泛应用于低功耗电子设备中。ADC通常被集成在半导体芯片中。特别针对雷达传感器芯片的信号传输特点，需要改进ADC以适配芯片的数据处理需求。

技术实现思路

[0003]针对现有技术存在的不足，本申请提供一种模拟数字转换器、芯片及电子设备，适配输入信号的信号摆幅，提高输出信号的整体信噪比。
[0004]根据本申请的第一方面，提出一种模拟数字转换器，用于将一采样周期内所采样的采样输入信号转为数字编码，其包括量化噪声整形电路；所述量化噪声整形电路包括：两组受控开关组、与所述受控开关组连接的储能电路，其中：
[0005]两组所述受控开关组，分别受控制信号的第一状态和第二状态控制，以将所述储能电路整体地接入不同信号路径；其中
[0006]在所述控制信号为所述第一状态的情况下，两组所述受控开关组中的一组将所述储能电路整体地接入第一信号路径中，以在当前采样周期结束之前对所述模拟数字转换器中的量化余量进行积分；
[0007]在所述控制信号为所述第二状态的情况下，两组所述受控开关组中的另一组将所述储能电路整体地接入第二信号路径中，以将下一采样周期的采样输入信号与所积分的量化余量相叠加，形成待量化处理的待量化信号。
[0008]本申请第二方面提供一种芯片，其包括如第一方面所述的模拟数字转换器。
[0009]本申请第三方面提供一种电子设备，其包括：如第二方面所述的芯片；信号处理装置，耦接于所述芯片，用于根据所述芯片中的模拟数字转换器所输出的数字编码进行信号处理，以对周围环境进行目标检测。
[0010]本申请提供一种模拟数字转换器、芯片及电子设备，增加一对电容和四对开关，结构简单；增加一个相位用于积分余量电压，适配输入信号的信号摆幅，提高输出信号的整体信噪比；且本申请的带外增益相对较低，占用的信号摆幅较小，在同等情况下，可以支持最大的信号幅度输入。
[0011]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
[0012]通过参照附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本申请的一些实施例，而不是对本申请的限制。
[0013]图1示出ADC结构框图；
[0014]图2示出开关电容电路的示意图；
[0015]图3a示出逻辑控制电路的动作时序示意图；
[0016]图3b示出ADC的动作时序示意图；
[0017]图4示出ADC的结构框图示意图；
[0018]图5示出NS
‑
SAR无源一阶实现方式的示意图；
[0019]图6示出又一NS
‑
SAR无源一阶实现方式的示意图；
[0020]图7示出又一NS
‑
SAR无源一阶实现方式的示意图；
[0021]图8示出又一NS
‑
SAR无源一阶实现方式的示意图；
[0022]图9示出示例性实施例NS
‑
SAR无源一阶实现方式的等效模型的示意图；
[0023]图10示出NS
‑
SAR无源一阶实现方式的动作时序示意图；
[0024]图11示出基于不同NS
‑
SAR无源一阶实现方式的噪声传输函数的效果图。
具体实施方式
[0025]现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
[0026]所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。
[0027]附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
[0028]本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0029]术语“耦接的”或“耦接”根据使用该术语的上下文可以具有几种不同的含义。例如，术语耦接可以具有机械耦接或电气耦接的含义。如本文所使用的，术语“耦接的”或“耦接”可以表示两个元件或器件可以彼此直接连接或通过一个或多个中间元件或器件经由电气元件、电信号或机械元件(例如但不限于，举例来说，电线或电缆，这取决于具体应用)彼此连接。本文中所述的耦接举例包括：直接的电连接、电感应连接、或光耦连接等。例如，利
用半导体制造工艺中所使用的连接方式实现两个电器件之间的电连接。又如，利用光耦组件、或电感感应组件等非接触的连接方式实现两个电器件之间的信号连接。再如，利用半导体工艺使得表示不同电器件的区域之间实现电连接或信号连接等。
[0030]在如传感器、驱动电路等电子装置中，模拟信号的幅值、频率、或相位等反映电子装置的工作状态，因此，利用ADC将模拟信号转换成数字编码，有利于后续电路进行信号分析。
[0031]本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。
[0032]为了实现利用数字编码来描述模拟信号，ADC通过采样模拟信号将各采样的离散电信号转换成对应的数字编码。例如，如图1所示，ADC包括：采样电路111、量化电路113和开关电容电路112。采样电路111耦接于ADC的输入端和量化电路113之间的模拟传输路径，开关电容电路112耦接于量化电路113的输出端和采样电路111的输出端所接入的传输路径之间。在一个采样周期内，采样电路111采样所接收的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟数字转换器，用于将一采样周期内所采样的采样输入信号转为数字编码，其特征在于，包括量化噪声整形电路；所述量化噪声整形电路包括：两组受控开关组、与所述受控开关组连接的储能电路，其中：两组所述受控开关组，分别受控制信号的第一状态和第二状态控制，以将所述储能电路整体地接入不同信号路径；其中在所述控制信号为所述第一状态的情况下，两组所述受控开关组中的一组将所述储能电路整体地接入第一信号路径中，以在当前采样周期结束之前对所述模拟数字转换器中的量化余量进行积分；在所述控制信号为所述第二状态的情况下，两组所述受控开关组中的另一组将所述储能电路整体地接入第二信号路径中，以将下一采样周期的采样输入信号与所积分的量化余量相叠加，形成待量化处理的待量化信号。2.如权利要求1所述的模拟数字转换器，其特征在于，所述模拟数字转换器还包括：比较器，与所述量化噪声整形电路连接，用于比较待量化信号与基准信号，并输出逻辑电平；逻辑控制电路，与所述比较器连接，用于根据所述逻辑电平生成一控制逻辑；开关电容电路，与所述逻辑控制电路和所述量化噪声整形电路连接，用于将所述控制逻辑转换为参考模拟信号，以供与采样输入信号相减；其中，在所述控制信号为第一状态的情况下，所述量化余量来自...

【专利技术属性】
技术研发人员：张新龙，周文婷，
申请(专利权)人：加特兰微电子科技上海有限公司，
类型：新型
国别省市：