用于数据速率转换的虚拟计数器制造技术

一种用于在接收不同数据速率的数据流的数字开关处动态计算存储地址的虚拟计数器。开关具有可分为多个分区的存储器，每一分区可分为多个单元。在开关处的速率转换结构中对每一数据流均实施一虚拟计数器，以最优化开关存储的使用。输入虚拟计数器用于计算数据存储地址，输出虚拟计数器用于计算连接存储地址。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及时隙互换交换(也被叫作TDM交换)，其通常使用时域多路(TDM)连续流及存储器来实现交换。特别是，本专利技术提供了用于调节不同数据速率的连续流的系统及方法。
技术介绍
TDM连续流经常不得不为正确运算而相互同步。TDM交换中使用的典型的同步定时信号为一8kHz的定时信号，其也被叫作帧脉冲。典型地，每8位构成一通道，且每一连续流具有固定数量的通道每帧(125微秒)。例如，2.048Mb/s流具有32通道每帧，8.192Mb/s流具有128通道每帧。通常，一帧的所有通道需要被存储进内部存储器中以便可在每帧基础上(8kHz)交换数据。由于TDM流通常使用多种数据速率，如2.048Mb/s、4.096Mb/s、8.192Mb/s、16.384Mb/s、32.768Mb/s、甚至更高的速率，因而需要速率转换开关以在不同的数据速率之间转换数据。现有技术中，执行速率转换的方法是为出现在开关处的所有流中的具有最高数据速率的流保留最大数量的存储单元。从而，如果数据流具有例如从2.048Mb/s到16.384Mb/s的速率范围，则需要保留256存储单元每帧。如此，当仅需要32通道的2.048Mb/s数据流被接收时，较高数量的保留单元导致存储器浪费。这就导致存储器使用的低效率。很显然，从上面可以看出，数据速率越高，存储器使用效率则越低。本专利技术通过使用虚拟计数器动态分配存储地址而克服了存储器浪费问题。在这种情况下，无论使用什么样的数据速率，由内部存储器提供的整个交换带宽均是可用的。
技术实现思路
本专利技术的目的是为具有不同输入及输出数据速率的数据流提供动态绝对存储地址，并在输入及输出数据流的数据速率可被设计时不浪费任何存储单元。该特征可用在数据存储器及连接存储器上。根据本专利技术，绝对存储地址虚拟计数器的创建使硅片上的存储使用最大化。其使装置管芯尺寸最小并降低了制造成本，同时允许装置提供最大数量的数据交换通道。因此，根据本专利技术的第一方面，用于在数字开关处动态计算存储地址的虚拟计数器，开关具有可分为多个分区的存储器，每一分区可分为多个单元，虚拟计数器包括计算对给定时间间隔所需要的存储分区的数量的分区计算器；对在所述时间间隔期间被占用的分区单元的数量进行计数的单元计数器；及基于分区和单元信息获得绝对存储地址的地址分配计算器。根据本专利技术的第二方面，提供了一种在数字开关处动态计算存储地址的方法，数字开关具有可分为多个分区的存储结构，且每一分区可分为多个单元，该方法包括使用分区计算器计算对给定时间间隔所需要的存储分区的数量；使用单元计数器对在时间间隔期间被占用的分区单元的数量进行计数；使用地址分配计算器基于分区和单元信息获得绝对存储地址。根据本专利技术的另一方面，提供了一种在接收不同数据速率的输入数据流的数字开关中使用的速率转换电路，开关具有可分为多个分区的存储器，每一分区可分为多个单元，速率转换电路包括在数字开关处计算存储地址的虚拟计数器，虚拟计数器具有分区计算器以计算给定时间间隔所需要的存储分区的数量；对在所述时间间隔期间被占用的分区单元的数量进行计数的单元计数器；及基于分区和单元信息获得绝对存储地址的地址分配计算器。附图说明本专利技术将参照附图做更详细的描述，其中图1为输入虚拟计数器的框图； 图2为输出虚拟计数器的框图；及图3为速率转换实施中的多个虚拟计数器的顶层框图。具体实施例方式为使得存储资源的完全使用在数据交换中是可以实现的，每一连续流应基于对该特定流指明的数据速率保留最少可能量的存储单元。对于不同的数据速率，在一帧(125微秒)中的通道的总数量是不同的。一2.048Mb/s速率有32通道，一4.096Mb/s速率有64通道，一8.192Mb/s速率有128通道，一16.384Mb/s速率有256通道，依此类推。为处理不同的数据速率，本专利技术对每一流使用一虚拟计数器电路以动态计算每一通道的绝对存储地址。图1为根据本专利技术的输入虚拟计数器的框图。每一输入流具有一与其关联的输入虚拟计数器电路。开端分区是分配给一特定流的第一存储分区，末端分区是在该分区分区分配停止的分区。正如随后将讨论的，末端分区实际上是下一流的开始位置。在图1中，分区分配计算器分析数据流的数据速率并基于该流的数据速率确定需要多少分区来存储数据流的一帧。例如，一2.048Mb/s流要求一个分区，而一16.384Mb/s要求8个分区。下面的表1示出了数据速率与所需要的分区数量之间的关系。表1数据速率与分区 每一分区具有32个单元或通道。通道计数器对在帧期间已被存储的通道的数量进行计数。由通道计数器确定的通道数量被反馈给数据存储绝对地址计算器，该计算器还接收关于输入信号的数据速率的信息。如先前所指出的，开端分区是分配给一特定流的第一存储分区，末端分区是在该分区分区分配停止的分区。作为开始位置的流0固定于零点，其余流的开端分区是从先前流传递的末端分区。末端分区按如下等式计算EP＝SP+N其中EP＝末端分区数量SP＝开端分区数量(对第一流为0)N＝所需要的分区数量对2.048Mb/s流，N＝1对4.096Mb/s流，N＝2对8.192Mb/s流，N＝4对16.384Mb/s流，N＝8对32.768Mb/s流，N＝16对65.536Mb/s流，N＝32通道数量产生自计数器，该计数器在帧边界处被复位为零，其中帧边界由帧脉冲确定。对每一通道，通道数量按1递增。数据存储的绝对地址是存储器中的物理地址，其一特定通道应被写入。数据存储绝对地址按如下等式产生Adm＝L*N*SP+C-O其中Adm＝数据存储的绝对地址L＝一个分区的单元的总数量，其为32N＝所需要的分区数量SP＝开端分区数量C＝通道数量O＝根据通道数量的通道偏移量每一输出流也有一与其关联的输出虚拟计数器。非常类似于输入虚拟计数器的输出虚拟计数器在图2中示出。开端分区和通道数量以与输入虚拟计数器处的同样的方式确定。然而，在输出虚拟计数器的情况中，代替数据存储器，地址输出是对连接存储器。连接存储器的绝对地址按以下等式产生Acm＝L*N*SP+C+O其中Acm＝连接存储器的绝对地址L＝一个分区的单元的总数量，其为32N＝所需要的分区数量SP＝开端分区数量C＝通道数量O＝根据通道数量的通道偏移量对本领域的技术人员，输入及输出虚拟计数器在图3的框图中所示的速率转换结构中找到一特定实施是很显然的。如先前所指出的，输入虚拟计数器为数据存储器提供绝对地址，而输出虚拟计数器为连接存储器提供绝对地址。二者相互独立。与虚拟计数器一起工作，包括数据存储器及连接存储器在内的内部存储器均在分区中管理，且每一分区保存32个单元，其为一2.048Mb/s的最小要求。从而每一2.048Mb/s占用一存储分区，而具有高于基础2.048Mb/s的其他数据速率的流占用多个存储分区。虚拟计数器为每一流基于其数据速率计算所需要的分区数量并为每一通道分配存储单元。表2、3、4表示了对不同数据速率分区及通道的数量。表2分区及通道数量(数据速率＝2.048Mb/s) EP＝SP+1表3分区及通道数量(数据速率＝4.096Mb/s) EP＝SP+2表4分区及通道数量(数据速率＝8.192Mb/s) EP＝SP+4注意SP本文档来自技高网...

【技术保护点】
一种用于在数字开关处动态计算存储地址的虚拟计数器，开关具有可分为多个分区的存储器，每一所述分区可分为多个单元，虚拟计数器包括：一分区计算器，其计算对给定时间间隔所需要的存储分区的数量；一单元计数器，其对在所述时间间隔期间被占 用的分区单元的数量进行计数；及一地址分配计算器，其基于分区和单元信息获得绝对存储地址。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王文宝，陈国辉，
申请(专利权)人：卓联半导体股份有限公司，
类型：发明
国别省市：CA[加拿大]