本发明专利技术提供一种信息处理装置，能实现下述功能：使采用电源切断的低备用电流和采用中断方式的始自备用模式的高速返回同时实现。具备：第１区域ＡＥ１，包括中央处理装置ＣＰＵ和外围电路模块ＩＰ１、ＩＰ２；第２区域ＡＥ２，具有外围电路模块ＩＰ１、ＩＰ２中含有的寄存器ＲＥＧ１、对２个值进行保持所用的信息保持电路ＵＲＡＭ以及ＢＵＲＥＧ；第１电源开关ＳＷ１，用来控制向第１区域ＡＥ１的电流供给，在信息处理装置以第１模式进行工作的场合下，第１区域ＡＥ１及第２区域ＡＥ２被供给工作电流，在信息处理装置以第２模式进行工作的场合下，第１电源开关ＳＷ１被控制以对第１区域ＡＥ１切断电流的供给，向第２区域ＡＥ２的电流供给得以继续。
【技术实现步骤摘要】
本专利技术涉及一种信息处理装置，特别涉及到适合应用于系统LSI或微处理机中的信息处理装置。
技术介绍
就如今的携带电话等面向携带信息终端的系统LSI来说，由于必须实现采用电池的长时间驱动，因而低消耗电流化是重要的。尤其是，因为备用电流决定携带信息终端的待机时间，所以其削减是特别重要的，该备用电流是没有加以实行的处理状态下的消耗电流。为此，目前已提出并实现各种备用电流削减方法。首先，作为第一项，有待机时将系统LSI内所有时钟停止的方法(下面，称为软件备用状态)。按照这种方法，若进入待机状态则系统LSI内部的时钟脉冲停止，因此系统LSI内由电路工作而产生的消耗电流几乎为0。其结果为，把备用电流只形成为因泄漏电流而产生的消耗电流。再者，采用这种方法，因为即使是备用状态中也可以保持系统LSI的内部状态(寄存器的值等)，所以能够通过中断处理来实行始自备用状态的返回。其结果为，返回是在时钟脉冲再起动所需要的时间内高速完成。但是，有关近年来已细微化的处理，由于泄漏电流非常大，因而不能忽视因泄漏电流而产生的消耗电流。因此已提出，非特许文献1所示的那种在待机时切断系统LSI电源的方法(下面，称为U备用状态)。按照这种方法，若进入待机状态则除去返回处理所需要的最低限度电路之外电源都被切断。其结果为，不只是因电路工作而产生的消耗电流，因泄漏电流而产生的消耗电流也几乎为0，将备用电流几乎形成为0。非特许文献1Yamada et al.，″A133MHz 170mW 10μA Standby ApplicationProcessor for 3G Cellular Phones″，ISSCC 2002，February6，pp.370-371本申请专利技术人等在进行本申请专利技术之际，有关上述2种备用模式已做出研究，而认识到有下面的那类问题。就U备用模式来说，虽然不仅是电路工作的消耗电流，泄漏电流的消耗电流也几乎设为0，但是因电源切断而使系统LSI的内部状态被全部破坏，因此不能通过中断处理来实行始自备用状态的返回，而需要通过复位处理来实行返回。对于复位处理而言，因为实行系统LSI的初始设定和软件的恢复，所以返回所需要的时间变长。尤其是，软件的恢复因应实行的命令数目多而使处理时间变长。具体而言，在从U备用模式返回时，尽管有中断请求也不能按原样实行中断处理，而暂且实行复位处理使软件引导，此后实行与上述中断请求相应的处理。针对于此，有关软件备用状态，因保持内部状态而可以不实行软件的恢复等，能够高速地从备用状态快速返回，但是如上因泄漏电流而产生的消耗电流增大。这样，本申请专利技术人认为，采用目前已提出的技术难以使低备用电流和高速的从备用状态开始的返回同时实现。
技术实现思路
作为解决上述问题所需的一个手段，信息处理装置，具备第1区域，包括中央处理装置和外围电路模块；第2区域，具有信息保持电路，用于对上述外围电路模块中含有的寄存器的值加以保持；第1电源开关，用来控制向上述第1区域的电流供给；第2电源开关，用来控制向上述第2区域的电流供给，在上述信息处理装置以第1模式进行工作的场合下，上述第1电源开关及第2电源开关被控制为向上述第1区域及上述第2区域供给工作电流；在上述信息处理装置以第2模式进行工作的场合下，上述第1电源开关被控制为切断向上述第1区域电流的供给，向上述第2区域的电流供给继续。更为理想的是，上述信息保持电路具有选通电路，上述选通电路其构成为，在上述第1模式中将上述外围电路模块中含有的寄存器的值传输给上述信息保持电路，在上述第2模式中对上述外围电路模块中含有的寄存器的值向上述信息保持电路的传输进行控制。另外，作为另一个手段，信息处理装置具备中央处理装置和外围电路模块，上述信息处理装置其构成为，能够实行复位处理和中断处理，该复位处理用来设定上述信息处理装置的初始状态，该中断处理用于在从上述信息处理装置外部发出中断请求通知的场合下进行与上述中断请求相应的处理，具有两种工作模式，一是向上述中央处理装置和上述外围电路模块供给电流的第1工作模式，二是向上述中央处理装置及上述外围电路模块的电流供给停止的第2工作模式，在以上述第2工作模式进行工作之时，从上述信息处理装置外部发出中断请求通知的场合下，使所保存的信息返回到上述中央处理装置及上述外围电路模块中，此后可以实行与上述中断请求相应的中断处理。再者，作为另一个手段，信息处理装置具备中央处理装置、外围电路模块及引导地址寄存器，上述信息处理装置具有第1工作模式和比上述第1工作模式消耗电流小的第2工作模式，上述引导地址寄存器其构成为，在从上述第1工作模式向上述第2工作模式转换时，为了将下述地址设定于上述引导地址寄存器中而进行设置，该地址是从上述第2工作模式向上述第1工作模式返回时最初应实行的命令被存放的地址。附图说明图1是根据本专利技术一个实施方式的系统概略说明图。图2表示的是图1所示区域1的布线图示例(底面布线示例)。图3表示的是图1所示区域1电源网的一个示例。图4表示的是图1所示备用控制电路STBYC结构的一个示例。图5表示的是图1所示备用控制电路STBYC结构其它的一个示例。图6表示的是图1所示寄存器备份功能的结构。图7表示的是根据本专利技术一个实施方式的向R备用模式的转移顺序。图8表示的是根据本专利技术一个实施方式的始自R备用模式的返回顺序。图9表示的是根据本专利技术一个实施方式的R备用模式转移时所进行的的处理流程。图10表示的是根据本专利技术一个实施方式的R备用模式返回时所进行的处理流程。图11说明的是各备用状态的比较。图12表示的是根据本专利技术一个实施方式的各备用状态间的转移。图13表示的是使用本专利技术的面向携带电话的系统LSI结构的一个示例。具体实施例方式下面，有关本专利技术所涉及的信息处理装置的最佳实施方式，通过参照附图予以说明。虽然未做出特别限制，但是实施示例的构成各程序块的电路元件采用众所周知的CMOS(互补型MOS晶体管)和双极型晶体管等的半导体集成电路技术，而形成于单晶硅那种的1个半导体基片上。图1是实现本专利技术的低电流模式(下面，称为R备用模式)所用的一个实施示例。图1表示出信息处理装置特别是用于系统LSI(或是微处理机。下面，相同。)中时的结构概念图。虽然未做出特别限制，但是该系统LSI形成于单一的半导体基片上。在该系统LSI中作为可独立控制电源的区域，有第1区域AE1、第2区域AE2及第3区域AE3。首先，第1区域AE1包括中央处理装置CPU(下面，称为CPU)、外围电路模块IP1、IP2、系统总线SYSBUS及时钟发生电路CPG，通过电源开关SW1来控制电流的供给。接着，第2区域AE2包括内部存储器URAM(下面，称为URAM)及备份寄存器BUREG，通过电源开关SW2来控制电流的供给。最后，第3区域AE3包括备用控制电路STBYC，并且总是通电。此处，电源开关SW1及SW2配置于接地电位Vss和各区域之间并控制电流的供给，当然也可以配置于工作电位Vdd和各区域之间。另外，也可以配置于接地电位Vss和各区域之间以及工作电位Vdd和各区域之间的双方。CPU用来控制系统LSI的整体。另外，外围电路模块IP1虽然没有特别限制，但是是MPEG加速器等CPU取出命令时不需要的外围电路模块。外围电路模块I本文档来自技高网...
【技术保护点】
一种信息处理装置，具备：第１区域，包括中央处理装置和外围电路模块；第２区域，具有信息保持电路，用于对上述外围电路模块中含有的寄存器的值加以保持；第１电源开关，用来控制向上述第１区域的电流供给；第２电源开关，用来控制向上述第２区域的电流供给，其特征为：在上述信息处理装置以第１模式进行工作的场合下，上述第１电源开关及第２电源开关被控制为向上述第１区域及上述第２区域供给工作电流；在上述信息处理装置以第２模式进行工作的场合下，上述第１电源开关被控制为切断向上述第１区域电流的供给，向上述第２区域的电流供给继续。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：小泽基一，入江直彦，玉城实明，井出久义，早川干，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。