半导体装置制造方法及图纸

公开了一种半导体装置。该半导体装置包括：基底，具有有源区；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中，并且电连接到有源区；互连电极，在第二绝缘层中，并且电连接到过孔触点；导电阻挡层，在互连电极的侧表面和下表面上，并且具有延伸到过孔触点的侧表面的部分区域的延伸部；以及侧绝缘层，在导电阻挡层的延伸部下方在过孔触点的侧区域上，侧绝缘层包括与蚀刻停止层的材料相同的材料。料相同的材料。料相同的材料。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2021年7月21日在韩国知识产权局提交的第10
‑
2021
‑
0095905号韩国专利申请的权益，该韩国专利申请的全部公开内容通过引用包含于此用于所有目的。


[0002]本专利技术构思涉及一种半导体装置。

技术介绍

[0003]在各种半导体装置(诸如逻辑电路和存储器)中，可以使用将位于不同水平上的各种导电元件连接的诸如接触插塞的互连结构(例如，后段制程(BEOL))，接触插塞连接到后段制程(BEOL)的导电线或连接到有源区(诸如源极和漏极)。
[0004]近年来，随着半导体装置的集成度越来越高，在线宽和/或节距会减小的同时，互连区域(或接触区域)可能无法充分确保，因此接触电阻会增大。详细地，在形成互连结构的工艺之中，与双镶嵌工艺不同，单镶嵌工艺在过孔触点与互连线之间添加阻挡层时会具有接触电阻的问题。

技术实现思路

[0005]示例实施例提供了一种具有更可靠的金属布线的半导体装置。
[0006]根据示例实施例，半导体装置包括：基底，具有有源区；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中，并且电连接到有源区；互连电极，在第二绝缘层中，并且电连接到过孔触点；导电阻挡层，在互连电极的侧表面和下表面上，并且具有延伸到过孔触点的侧表面的部分区域的延伸部；以及侧绝缘层，在导电阻挡层的延伸部下方在过孔触点的侧区域上，侧绝缘层包括与蚀刻停止层的材料相同的材料。
[0007]根据示例实施例，半导体装置包括：基底；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中；互连电极，在第二绝缘层中，并且连接到过孔触点；以及导电阻挡层，在互连电极的侧表面和下表面上。导电阻挡层具有延伸到过孔触点的侧表面并且包围过孔触点的上部区域的接触扩展元件，并且互连电极在与基底的上表面平行的方向上不与过孔触点的侧表面叠置。
[0008]根据示例实施例，半导体装置包括：基底；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；过孔触点，在第一绝缘层中；互连电极，在第二绝缘层中，并且连接到过孔触点；以及导电阻挡层，在互连电极的侧表面和下表面上。第一绝缘层具有损坏区域，损坏区域与过孔触点的下部区域的侧表面接触，并且具有比第一绝缘层的其他区域的碳含量小的碳含量，并且导电阻挡层具有延伸到过孔触点的侧表面并且接触过孔触点的上部区域的侧表面的接触扩展元件。
[0009]根据示例实施例，制造半导体装置的方法包括：在基底上形成第一绝缘层；在第一绝缘层中形成通孔，第一绝缘层在由通孔暴露的区域中具有损坏区域；通过用第一导电材
料填充通孔来形成过孔触点；在形成过孔触点之后，通过去除损坏区域的一部分形成沿着过孔触点的侧表面的凹槽；在第一绝缘层上形成蚀刻停止层，蚀刻停止层具有填充凹槽的侧绝缘部分；在蚀刻停止层上形成第二绝缘层；利用蚀刻停止层，在第二绝缘层中形成位于过孔触点上的沟槽；去除蚀刻停止层的由沟槽暴露的至少一部分和侧绝缘部分的至少一部分；在沟槽中形成导电阻挡层，导电阻挡层具有接触扩展元件，接触扩展元件填充从其已经去除侧绝缘部分的空间；以及通过在沟槽中的导电阻挡层上填充第二导电材料来形成互连电极。
附图说明
[0010]通过下面结合附图的详细描述，将更清楚地理解本专利技术构思的以上和其他方面、特征和优点，在附图中：
[0011]图1是示出根据示例实施例的半导体装置的平面图；
[0012]图2是沿线I
‑
I'和线II
‑
II'截取的图1中所示的半导体装置的剖视图；
[0013]图3是图2中所示的半导体装置的部分“A”的放大局部剖视图；
[0014]图4A至图4E是示出根据示例实施例的制造半导体装置的方法的各个主要工艺的剖视图；
[0015]图5是示出根据示例实施例的半导体装置的剖视图；
[0016]图6A至图6D是用于描述制造图5中所示的半导体装置的方法的各个主要工艺的剖视图；
[0017]图7至图9分别是示出根据各种示例实施例的半导体装置的剖视图；
[0018]图10A至图10C是用于描述制造图9中所示的半导体装置的方法的各个主要工艺的剖视图；
[0019]图11是示出根据示例实施例的半导体装置的剖视图；
[0020]图12是根据示例实施例的半导体装置的互连结构的示意性布局图；以及
[0021]图13A和图13B是沿着线III
‑
III'和线IV
‑
IV'截取的根据示例实施例的半导体装置的剖视图。
具体实施方式
[0022]在下文中，将参照附图描述示例实施例。
[0023]图1是示出根据示例实施例的半导体装置的平面图，并且图2是沿着线I
‑
I'和线II
‑
II'截取的图1中所示的半导体装置的剖视图。
[0024]参照图1和图2，根据示例实施例的半导体装置100包括设置在基底101上的有源区AR、在有源区AR上在第一方向(例如，X方向)上延伸的多个有源鳍105以及在基底101上与多个有源鳍105相交并且在垂直于第一方向的第二方向(例如，Y方向)上延伸的多个栅极结构GS。
[0025]基底101可以包括例如诸如Si或Ge的半导体或者诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。在其他示例实施例中，基底101可以具有绝缘体上硅(SOI)结构。有源区AR可以是导电区，诸如掺杂有杂质的阱或掺杂有杂质的结构。例如，有源区AR可以具有用于PMOS晶体管的n型阱或用于NMOS晶体管的p型阱。
[0026]多个有源鳍105中的每个具有从有源区AR的上表面向上(例如，在Z方向上)突出的结构。如图1中所示，多个有源鳍105可以在有源区AR中在第二方向上并排布置。有源鳍105可以用作晶体管的沟道区。在示例实施例中，有源鳍105被例示为设置为三个，但是本专利技术构思不限于此。例如，有源鳍105可以设置为单个或者设置为另一种多个。
[0027]器件隔离层107限定有源区AR。器件隔离层107可以包括氧化硅或基于氧化硅的绝缘材料。器件隔离层107可以包括限定有源区AR的第一隔离区域107a和限定有源鳍105的第二隔离区域107b。第一隔离区域107a可以具有比第二隔离区域107b的底表面深的底表面。例如，第一隔离区域107a可以被称为深沟槽隔离(DTI)，第二隔离区域107b可以被称为浅沟槽隔离(STI)。第二隔离区域107b可以设置在有源区AR上。如上所述，有源鳍105可以以其一部分从第二隔离区域107b的上部突出这样的方式穿过第二隔离区域107b。
[0028]根据示例实施例的半导体装置100可以包括栅极结构GS。如图1中所示，栅极结构GS可以具有在第二方向(Y方向)上延伸的线形状。栅极结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底，具有有源区；第一绝缘层，在所述基底上；第二绝缘层，在所述第一绝缘层上；蚀刻停止层，在所述第一绝缘层与所述第二绝缘层之间；过孔触点，在所述第一绝缘层中，并且电连接到所述有源区；互连电极，在所述第二绝缘层中，并且电连接到所述过孔触点；导电阻挡层，在所述互连电极的侧表面和下表面上，并且具有延伸到所述过孔触点的侧表面的部分区域的延伸部；以及侧绝缘层，在所述导电阻挡层的所述延伸部下方在所述过孔触点的侧区域上，所述侧绝缘层包括与所述蚀刻停止层的材料相同的材料。2.根据权利要求1所述的半导体装置，其中，所述蚀刻停止层和所述侧绝缘层包括含铝化合物。3.根据权利要求2所述的半导体装置，其中，所述蚀刻停止层和所述侧绝缘层包括氮化铝、氮氧化铝、氧化铝或碳氧化铝。4.根据权利要求2所述的半导体装置，所述半导体装置还包括绝缘保护层，所述绝缘保护层在所述蚀刻停止层上并且不包含铝元素。5.根据权利要求1所述的半导体装置，其中，所述侧绝缘层具有空隙。6.根据权利要求1所述的半导体装置，其中，所述第一绝缘层包括损坏区域，所述损坏区域在所述侧绝缘层下方与所述过孔触点的所述侧区域接触，其中，所述损坏区域的碳含量低于所述第一绝缘层的其他区域的碳含量。7.根据权利要求6所述的半导体装置，其中，所述损坏区域具有在2nm至5nm的范围内的宽度。8.根据权利要求1所述的半导体装置，其中，所述导电阻挡层的所述延伸部具有空隙。9.根据权利要求1所述的半导体装置，其中，所述导电阻挡层的所述延伸部具有凹的上表面。10.根据权利要求1所述的半导体装置，其中，从所述过孔触点的上表面到所述侧绝缘层的下端的深度在所述过孔触点的高度的5％至60％的范围内。11.根据权利要求1所述的半导体装置，其中，所述导电阻挡层的所述延伸部的长度在所述过孔触点的高度的5％至40％的范围内。12.根据权利要求1所述的半导体装置，其中，所述侧绝缘层和所述导电阻挡层的所述延伸部中的至少一个具有在2nm至5nm的范围内的宽度。13.根据权利要求1所述的半导...

【专利技术属性】
技术研发人员：白宗玟，申定候，张相信，千正焕，朴径范，朴水贤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：