本公开实施例提供一种互连结构。此结构包括一介电层、设置在介电层中的一第一导电特征、设置在第一导电特征之上的一第二导电特征、设置邻近于第二导电特征的一第三导电特征、设置在第二导电特征和第三导电特征之间的一第一介电材料、设置在第二导电特征和第一介电材料之间的一或多个第一石墨烯层、以及设置在第三导电特征和第一介电材料之间的一或多个第二石墨烯层。个第二石墨烯层。个第二石墨烯层。
【技术实现步骤摘要】
互连结构
[0001]本公开实施例涉及一种半导体结构，尤其涉及一种互连结构、一种半导体装置结构及一种形成半导体装置结构的方法。
技术介绍
[0002]随着半导体工业引入具有更高性能和更多功能的新一代集成电路(integrated circuits，IC)，形成集成电路的元件密度增加，而组件或元件之间的尺寸、大小和间距减小。在过去，这种减小仅受到光刻(photo
‑
lithographically)定义结构的能力的限制，具有较小尺寸的装置几何形状产生了新的限制因素。随着半导体装置尺寸的减小，需要具有减小的电容耦接的改进的半导体装置。
技术实现思路
[0003]根据本公开一些实施例，提供一种互连结构，包括一介电层、一第一导电特征、一第二导电特征、一第三导电特征、一第一介电材料、一或多个第一石墨烯层、以及一或多个第二石墨烯层。第一导电特征设置在介电层中。第二导电特征设置在第一导电特征上方。第三导电特征设置邻近于第二导电特征。第一介电材料设置在第二导电特征和第三导电特征之间。一或多个第一石墨烯层设置在第二导电特征和第一介电材料之间。一或多个第二石墨烯层设置在第三导电特征和第一介电材料之间。
[0004]根据本公开一些实施例，提供一种半导体装置结构，包括一或多个装置、以及一互连结构。互连结构设置在一或多个装置之上。互连结构包括一介电层、一第一导电特征、一第二导电特征、一第二导电特征、一第三导电特征、以及一第一介电材料。第一导电特征设置在介电层中。第二导电特征设置在第一导电特征之上。第二导电特征具有一第一高度；第三导电特征设置邻近于第二导电特征。第三导电特征具有第一高度。第一介电材料设置在第二导电特征和第三导电特征之间。第一介电材料具有大于第一高度的一第二高度。
[0005]根据本公开一些实施例，提供一种形成半导体装置结构的方法，包括：在一层之上形成一导电层；在导电层中形成一或多个开口，以形成一或多个导电特征，并且暴露层的多个部分；在一或多个导电特征的多个暴露的表面上形成一或多个石墨烯层；以及在层的暴露的部分之上选择性地形成一第一介电材料。
附图说明
[0006]当与附图一起阅读时，从以下详细描述中可以最好地理解本公开的各方面。值得注意的是，根据业界的标准惯例，各种特征并未按比例绘制。事实上，为了讨论的清晰性，可以任意增加或减少各种特征的尺寸。
[0007]图1是根据一些实施例的制造半导体装置结构的阶段的剖面侧视图。
[0008]图2A到图2P是根据一些实施例的制造互连结构的各个阶段的剖面侧视图。
[0009]图3是根据一些实施例的示出形成互连结构的方法的流程图。
[0010]附图标记如下：
[0011]100:半导体装置结构
[0012]102:基板
[0013]104:基板部分
[0014]106:源极/漏极外延特征
[0015]118:接触蚀刻停止
[0016]120:层间电介质层
[0017]122:覆盖层
[0018]124:硅化物层
[0019]126:导电触点
[0020]128:间隔物
[0021]130:半导体层
[0022]132:内部间隔物
[0023]134:栅极介电层
[0024]136:栅极电极层
[0025]140:自对准接触层
[0026]200:装置层
[0027]300:互连结构
[0028]302:层
[0029]304:介电层
[0030]306:导电特征
[0031]308:覆盖层
[0032]310:胶层
[0033]312:导电层
[0034]314:硬掩模
[0035]316:开口
[0036]318:石墨烯层
[0037]320:催化剂层
[0038]322:介电材料
[0039]324:蚀刻停止层
[0040]326:介电材料
[0041]328:导电特征
[0042]329:顶表面
[0043]330:第一部分
[0044]332:第二部分
[0045]400:方法
[0046]402:操作
[0047]404:操作
[0048]406:操作
[0049]408:操作
[0050]410:操作
[0051]H1:高度
[0052]H2:高度
[0053]H3:高度
具体实施方式
[0054]以下公开提供了许多不同的实施例或示例，用于实现所提供的不同特征。下面描述组件和布置的具体示例以简化本公开。当然，这些仅仅是示例并且不旨在进行限制。例如，在下面的描述中，在第二特征之上或上形成第一特征可以包括第一特征和第二特征直接接触地形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成额外特征的实施例，使得第一特征和第二特征可以不直接接触。此外，本公开可以在各种示例中重复参考数字及/或字母。这种重复是为了简单和清楚的目的，并且其本身并不规定所讨论的各种实施例及/或配置之间的关系。
[0055]此外，为了方便起见，本文可以使用诸如“下”、“下方”、“低”、“上方”、“之上”、“上”、“顶”、“高”等空间相关术语描述如图所示的一个元件或特征与另一个元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖装置在使用或操作中的不同方向。装置可以用其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相对描述符同样可以对应地解释。
[0056]图1示出制造半导体装置结构100的阶段。如图1所示，半导体装置结构100包括基板102，基板102具有从其延伸的基板部分104和设置在基板部分104之上的源极/漏极(source/drain，S/D)外延特征106。基板102可以是半导体基板，例如块硅基板(bulk silicon substrate)。在一些实施例中，基板102可以是元素半导体(elementary semiconductor)，例如晶体结构中的硅或锗；化合物半导体，例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；其他合适的材料；或其组合。可能的基板102还包括绝缘体上硅(silicon
‑
on
‑
insulator，SOI)基板。绝缘体上硅基板使用氧注入分离(separation by implantation of oxygen，SIMOX)、晶片键合(wafer bonding)及/或其他合适的方法制造。基板部分104可以通过使基板102的部分凹陷而形成。因此，基板部分104可以包括与基板102相同的材料。基板102和基板部分104可以包括已经适当地掺杂有杂质(例如，p型或n型杂质)的各个区域。掺杂剂例如是用于p型场效晶体管(p
‑
type field effect 本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种互连结构，包括：一介电层；一第一导电特征，设置在该介电层中；一第二导电特征，设置在该第一导电特征上方；一第三导电特征，设置邻近于该第二导电特征；一第一介电材料，设置在该第...
【专利技术属性】
技术研发人员：李劭宽，李承晋，蔡承孝，杨光玮，黄心岩，张孝慷，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。