半导体器件以及制造半导体器件的方法技术

一种半导体器件包括：设置在基板上的蚀刻停止膜；在蚀刻停止膜上的层间绝缘膜；第一沟槽和第二沟槽，在第一方向上间隔开并穿透蚀刻停止膜和层间绝缘膜，第一沟槽和第二沟槽具有暴露层间绝缘膜的侧壁；第一间隔物，覆盖由第一沟槽的侧壁暴露的层间绝缘膜且不覆盖第一沟槽的侧壁的一部分；第二间隔物，覆盖由第二沟槽的侧壁暴露的层间绝缘膜且不覆盖第二沟槽的侧壁的一部分；第一阻挡层，沿着第一间隔物的侧壁、第一沟槽的侧壁的未被第一间隔物覆盖的部分和第一沟槽的底表面延伸；填充第一沟槽的第一填充膜；第二阻挡层，沿着第二间隔物的侧壁、第二沟槽的侧壁的未被第二间隔物覆盖的部分和第二沟槽的底表面延伸；以及填充第二沟槽的第二填充膜。沟槽的第二填充膜。沟槽的第二填充膜。

【技术实现步骤摘要】
半导体器件以及制造半导体器件的方法


[0001]本公开涉及半导体器件及其制造方法。

技术介绍

[0002]随着半导体器件的尺寸在近年来由于电子技术的发展而迅速按比例缩小，半导体芯片的高集成和低功耗正被实现。半导体器件的特征尺寸不断减小以应对对于半导体芯片的高集成和低功耗的需求。在布线之间的距离相应地减小。

技术实现思路

[0003]本公开的方面提供一种能够提高元件性能和可靠性的半导体器件。
[0004]本公开的方面还提供一种制造能够提高元件性能和可靠性的半导体器件的方法。
[0005]然而，本公开的方面不限于这里阐述的方面。通过参照下面给出的本公开的详细描述，本公开的以上和其它的方面对于本公开所属的领域内的普通技术人员将变得更加明显。
[0006]根据本公开的一示范性实施方式，一种半导体器件包括：设置在基板上的蚀刻停止膜；在蚀刻停止膜上的层间绝缘膜；第一沟槽和第二沟槽，在第一方向上间隔开，并穿透蚀刻停止膜和层间绝缘膜，第一沟槽具有暴露层间绝缘膜的侧壁，第二沟槽具有暴露层间绝缘膜的侧壁；第一间隔物，覆盖由第一沟槽的侧壁暴露的层间绝缘膜并且不覆盖第一沟槽的侧壁的一部分；第二间隔物，覆盖由第二沟槽的侧壁暴露的层间绝缘膜并且不覆盖第二沟槽的侧壁的一部分；第一阻挡层，沿着第一间隔物的侧壁、第一沟槽的侧壁的未被第一间隔物覆盖的部分以及第一沟槽的底表面延伸；在第一阻挡层上的填充第一沟槽的第一填充膜；第二阻挡层，沿着第二间隔物的侧壁、第二沟槽的侧壁的未被第二间隔物覆盖的部分以及第二沟槽的底表面延伸；以及在第二阻挡层上的填充第二沟槽的第二填充膜。在第一方向上，第一沟槽的宽度和第二沟槽的宽度彼此不同，并且在距基板的底表面的第一高度处，在第一沟槽的侧壁上的第一间隔物的厚度不同于在第二沟槽的侧壁上的第二间隔物的厚度。
[0007]根据本公开的一示范性实施方式，一种半导体器件包括：设置在基板上的蚀刻停止膜；在蚀刻停止膜上的层间绝缘膜；第一沟槽，包括穿透蚀刻停止膜的一部分和层间绝缘膜的第一上沟槽部分以及连接到第一上沟槽部分并穿透蚀刻停止膜的其余部分的第一下沟槽部分；第一间隔物，沿着第一上沟槽部分的侧壁延伸并且不沿着第一下沟槽部分的侧壁延伸；以及在第一间隔物上的填充第一沟槽的布线。
[0008]根据本公开的一示范性实施方式，一种半导体器件包括：依次堆叠在基板上的第一蚀刻停止膜、第二蚀刻停止膜和第三蚀刻停止膜；在第三蚀刻停止膜上的层间绝缘膜；第一沟槽和第二沟槽，穿透层间绝缘膜和第一至第三蚀刻停止膜，在第一方向上彼此间隔开，并在与第一方向相交的第二方向上延伸；第一间隔物，覆盖由第一沟槽的侧壁暴露的层间绝缘膜和第三蚀刻停止膜；第二间隔物，覆盖由第二沟槽的侧壁暴露的层间绝缘膜和第三
蚀刻停止膜；第一阻挡层，沿着第一间隔物的侧壁和由第一间隔物暴露的第一沟槽的侧壁和底表面延伸；在第一阻挡层上的填充第一沟槽的第一填充膜；第二阻挡层，沿着第二间隔物的侧壁和由第二间隔物暴露的第二沟槽的侧壁和底表面延伸；在第二阻挡层上的填充第二沟槽的第二填充膜；以及设置在第一沟槽的侧壁和第一间隔物之间以及在第二沟槽的侧壁和第二间隔物之间的分隔层。在第一方向上，穿透第一蚀刻停止膜和第二蚀刻停止膜的第一沟槽的宽度小于穿透第三蚀刻停止膜和层间绝缘膜的第一沟槽的宽度，并且穿透第一蚀刻停止膜和第二蚀刻停止膜的第二沟槽的宽度小于穿透第三蚀刻停止膜和层间绝缘膜的第二沟槽的宽度。在第一方向上且在基板的底表面上方的第一高度处，第一沟槽的宽度小于第二沟槽的宽度。此外，在第一方向上并且在基板的底表面上方的第一高度处，在第一沟槽的侧壁上的第一间隔物的厚度大于在第二沟槽的侧壁上的第二间隔物的厚度。
[0009]根据本公开的一示范性实施方式，一种制造半导体器件的方法包括：形成第一层间绝缘膜，在该第一层间绝缘膜上形成下布线；在第一层间绝缘膜上形成依次堆叠的第一蚀刻停止膜、第二蚀刻停止膜和第三蚀刻停止膜；在第三蚀刻停止膜上形成第二层间绝缘膜；形成穿透第二层间绝缘膜和第三蚀刻停止膜并暴露第二蚀刻停止膜的上沟槽；沿着第二层间绝缘膜的上表面以及上沟槽的侧壁和底表面形成预间隔物；蚀刻预间隔物的一部分以形成沿着上沟槽的侧壁延伸的间隔物，并暴露第一蚀刻停止膜和第二层间绝缘膜的上表面；蚀刻被暴露的第一蚀刻停止膜以暴露下布线的至少一部分；以及形成与暴露的下布线接触的上布线。上沟槽包括第一上沟槽和第二上沟槽，第一上沟槽和第二上沟槽在第一方向上彼此隔开并在第一方向上具有彼此不同的厚度，并且沿着第一上沟槽的侧壁和底表面形成的预间隔物的厚度不同于沿着第二上沟槽的侧壁和底表面形成的预间隔物的厚度。
附图说明
[0010]通过参照附图详细描述本公开的示范性实施方式，本公开的以上和其它的方面和特征将变得更加明显，附图中：
[0011]图1是用于说明根据一些实施方式的半导体器件的示意性布局图；
[0012]图2是根据一些实施方式的沿着图1的A
‑
A截取的剖视图；
[0013]图3和图4是图2的区域R1的放大图；
[0014]图5是图2的区域R1'的放大图；
[0015]图6至图14是用于说明根据一些实施方式的半导体器件的图；
[0016]图15至图20是用于说明根据一些实施方式的用于制造半导体器件的方法的中间阶段图；以及
[0017]图21至图23是用于说明根据一些实施方式的用于制造半导体器件的方法的中间阶段图。
具体实施方式
[0018]图1是用于说明根据一些实施方式的半导体器件的示意性布局图。图2是沿着图1的A
‑
A截取的剖视图。图3和图4是图2的区域R1的放大图。图5是图2的区域R1'的放大图。
[0019]参照图1和图2，根据一些实施方式的半导体器件可以包括下布线140、通路245和上布线340和350。半导体器件可以是例如由晶片在管芯上形成的半导体芯片。半导体芯片
可以是存储芯片或逻辑芯片并可以包括集成电路，该集成电路包括下布线140、通路245以及上布线340和350。半导体器件也可以是包括一个或更多个如上所述的半导体芯片的半导体封装，或者可以是层叠封装器件。
[0020]下布线140、通路245和上布线340和350可以例如形成在半导体基板上，作为形成在半导体基板上的多个层的部分以形成半导体芯片，并且下布线140、通路245和上布线340和350中的每个可以由导电材料(诸如，例如金属)形成。下布线140可以在与上布线340和350交叉的方向上延伸。例如，下布线140可以在第一方向DR1(例如，第一水平方向)上纵向地延伸，上布线340和350可以在第二方向DR2(例如，第二水平方向)上纵向地延伸。被描述为在特定方向上“纵向地”延伸的项目、层、或者项目或层的一部分具有在该特定方向上的长度以及垂直于该方向的宽度，其中长度大于宽度。第二方向DR2可以是与第一方向DR1相交的方向，并可以例如垂直于第一方向DR1。多个通路245可以连接到下布线140。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：设置在基板上的蚀刻停止膜；在所述蚀刻停止膜上的层间绝缘膜；第一沟槽和第二沟槽，在第一方向上间隔开，并穿透所述蚀刻停止膜和所述层间绝缘膜，所述第一沟槽具有暴露所述层间绝缘膜的侧壁，所述第二沟槽具有暴露所述层间绝缘膜的侧壁；第一间隔物，覆盖由所述第一沟槽的所述侧壁暴露的所述层间绝缘膜，并且不覆盖所述第一沟槽的所述侧壁的一部分；第二间隔物，覆盖由所述第二沟槽的所述侧壁暴露的所述层间绝缘膜，并且不覆盖所述第二沟槽的所述侧壁的一部分；第一阻挡层，沿着所述第一间隔物的侧壁、所述第一沟槽的所述侧壁的未被所述第一间隔物覆盖的所述部分以及所述第一沟槽的底表面延伸；在所述第一阻挡层上的填充所述第一沟槽的第一填充膜；第二阻挡层，沿着所述第二间隔物的侧壁、所述第二沟槽的所述侧壁的未被所述第二间隔物覆盖的所述部分以及所述第二沟槽的底表面延伸；以及在所述第二阻挡层上的填充所述第二沟槽的第二填充膜，其中在所述第一方向上，所述第一沟槽的宽度和所述第二沟槽的宽度彼此不同，以及其中在距所述基板的底表面的第一高度处，在所述第一沟槽的所述侧壁上的所述第一间隔物的厚度不同于在所述第二沟槽的所述侧壁上的所述第二间隔物的厚度。2.根据权利要求1所述的半导体器件，其中：在所述第一方向上所述第一沟槽的所述宽度小于所述第二沟槽的所述宽度，以及在所述第一高度处，在所述第一沟槽的所述侧壁上的所述第一间隔物的所述厚度大于在所述第二沟槽的所述侧壁上的所述第二间隔物的所述厚度。3.根据权利要求1所述的半导体器件，其中随着所述第一间隔物和所述第二间隔物在远离所述基板的方向上延伸，在所述第一沟槽的所述侧壁上的所述第一间隔物的所述厚度和在所述第二沟槽的所述侧壁上的所述第二间隔物的所述厚度减小。4.根据权利要求1所述的半导体器件，其中：所述蚀刻停止膜包括依次堆叠在所述基板上的第一蚀刻停止膜、第二蚀刻停止膜和第三蚀刻停止膜，以及所述第一蚀刻停止膜包括与所述第三蚀刻停止膜相同的材料，并包括与所述第二蚀刻停止膜中包括的材料不同的材料。5.根据权利要求1所述的半导体器件，其中所述第一间隔物和所述第二间隔物包括硅氧化物。6.根据权利要求1所述的半导体器件，其中所述第一间隔物和所述第二间隔物中的至少一个由多个间隔物膜构成。7.根据权利要求1所述的半导体器件，还包括：分隔层，设置在所述第一沟槽的所述侧壁和所述第一间隔物之间以及在所述第二沟槽的所述侧壁和所述第二间隔物之间，并包括抑制剂。8.根据权利要求1所述的半导体器件，其中所述第一间隔物的上侧壁和所述第二间隔
物的上侧壁被圆化。9.根据权利要求1所述的半导体器件，其中所述层间绝缘膜的上侧壁被圆化。10.根据权利要求1所述的半导体器件，其中所述第一沟槽穿透所述蚀刻停止膜，并包括穿透所述蚀刻停止膜的一部分和所述层间绝缘膜的上沟槽以及连接到所述上沟槽并穿透所述蚀刻停止膜的其余部分的下沟槽，其中所述上沟槽的宽度大于所述下沟槽的宽度。11.一种半导体器件，包括：设置在基板上的蚀刻停止膜；在所述蚀刻停止膜上的层间绝缘膜；第一沟槽，包括穿透所述蚀刻停止膜的一部分和所述层间绝缘膜的第一上沟槽部分以及连接到所述第一上沟槽部分并穿透所述蚀刻停止膜的其余部分的第一下沟槽部分；第一间隔物，沿着所述第一上沟槽部分的侧壁延伸，并且不沿着所述第一下沟槽部分的侧壁延伸；以及在所述第一间隔物上的填充所述第一沟槽的布线。12.根据权利要求11所述的半导体器件，其中所述蚀刻停止膜包括依次堆叠在所述基板上的第一蚀刻停止膜、第二蚀刻停止...

【专利技术属性】
技术研发人员：姜成进，白宗玟，郑德泳，林俊赫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：