具有相邻金属接触之间的低k电介质间隙的功率半导体器件制造技术

本公开涉及具有相邻金属接触之间的低k电介质间隙的功率半导体器件。描述半导体器件。该半导体器件包括：具有第一主表面的Si衬底；多个栅极沟槽，从第一主表面延伸到Si衬底中；在相邻栅极沟槽之间的半导体台面；在第一主表面上的第一层间电介质；多个第一金属接触，延伸穿过第一层间电介质并且接触设置在栅极沟槽中的栅电极；多个第二金属接触，延伸穿过第一层间电介质并且接触半导体台面；以及在相邻的第一和第二金属接触之间的空气间隙或具有比第一层间电介质低的介电常数的电介质材料。还描述了制造半导体器件的方法。还描述了制造半导体器件的方法。还描述了制造半导体器件的方法。

【技术实现步骤摘要】
具有相邻金属接触之间的低k电介质间隙的功率半导体器件


[0001]本公开涉及半导体器件的领域，并且具体地涉及具有相邻金属接触之间的低k电介质间隙的功率半导体器件。

技术介绍

[0002]集成金属栅极以减小多晶电极（poly electrode）电阻是下一代低中电压（例如，高达大约100V）功率MOSFET（金属氧化物半导体场效应晶体管）的关键考虑，从而允许在高频切换应用中（例如，在500kHz到1MHz或更高的范围中）的均匀且快速的切换。诸如金属和金属与多晶硅组合的低电阻材料的集成导致电极重叠的增加，因此增加栅极电荷和电容。然而，低栅极电荷和低栅极电阻对于实现高性能是重要的。混合栅极结构允许低复杂度集成，同时减小栅极电阻并保持多晶硅
‑
栅极氧化物界面以限定阈值电压而不损害器件的亚阈值泄漏和雪崩耐受性（ruggedness）。
[0003]混合栅极结构通过凹槽（recess）概念来实现，并且不同金属电极的重叠通过凹槽工艺的深度来控制。这要求针对不同尺寸的变化的约束规范以及针对栅极和本体接触的严格工艺控制。此外，使用凹槽概念实现混合栅极结构要求较高复杂度的较大工艺步骤数量。
[0004]因此，存在如下需要：用于低中电压功率MOSFET的改进的接触结构和相关的制造方法。

技术实现思路

[0005]根据半导体器件的实施例，半导体器件包括：具有第一主表面的Si衬底；多个栅极沟槽，从所述第一主表面延伸到所述Si衬底中；在相邻栅极沟槽之间的半导体台面；在第一主表面上的第一层间电介质；多个第一金属接触，延伸穿过所述第一层间电介质并且接触设置在所述栅极沟槽中的栅电极；多个第二金属接触，延伸穿过所述第一层间电介质并且接触所述半导体台面；以及在相邻的第一和第二金属接触之间的空气间隙或具有比第一层间电介质低的介电常数的电介质材料。
[0006]根据制造半导体器件的方法的实施例，该方法包括：形成多个栅极沟槽，所述多个栅极沟槽从Si衬底的第一主表面延伸到所述Si衬底中，使得半导体台面被布置在相邻的栅极沟槽之间；在第一主表面上形成第一层间电介质；形成多个第一金属接触，所述多个第一金属接触延伸穿过所述第一层间电介质并且接触设置在所述栅极沟槽中的栅电极；形成多个第二金属接触，所述多个第二金属接触延伸穿过所述第一层间电介质并且接触所述半导体台面；以及在相邻的第一和第二金属接触之间形成空气间隙或具有比第一层间电介质低的介电常数的电介质材料。
[0007]本领域技术人员在阅读以下详细描述时并在查看附图时将认识到附加特征和优点。
附图说明
[0008]附图中的元件不一定相对于彼此成比例。相同的附图标记指定相应的类似部件。各种示出的实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并在随后的描述中详细描述。
[0009]图1示出具有接触结构的半导体器件的部分剖面图，该接触结构具有相邻金属接触之间的减小的重叠电容。
[0010]图2示出根据另一实施例的具有接触结构的半导体器件的部分剖面图，该接触结构具有相邻金属接触之间的减小的重叠电容。
[0011]图3A到3F示出在制造图1中所示的半导体器件或图2中所示的半导体器件的不同阶段期间的部分剖面图。
[0012]图4A到4F示出根据另一实施例的在制造图1中所示的半导体器件或图2中所示的半导体器件的不同阶段期间的部分剖面图。
[0013]图5A到5F示出根据另一实施例的在制造图1中所示的半导体器件或图2中所示的半导体器件的不同阶段期间的部分剖面图。
[0014]图6A到6F示出根据另一实施例的在制造图1中所示的半导体器件或图2中所示的半导体器件的不同阶段期间的部分剖面图。
具体实施方式
[0015]所描述的实施例提供用于功率晶体管的改进的接触结构以及相关的制造方法。沟槽栅电极通过第一金属接触而接触，并且沟槽栅极之间的半导体台面通过第二金属接触而接触。该改进的接触结构包括相邻的第一和第二金属接触之间的空气间隙或低k电介质材料，从而产生具有由于金属接触的重叠电容的减小所致的低栅极电荷和低集成复杂度的混合栅极结构。模拟示出：由在本文中描述的改进的接触结构产生的栅极电荷可能恰好与常规凹槽概念的情况一样低，但是具有更简单的集成方法。此外，考虑到与常规凹槽概念相关联的局部和全局凹槽深度变化，期望在本文中描述的改进的接触结构实现栅极电荷的更严格控制（更小变化）。因此，可以以更高效率实现更快（例如，在500kHz到1MHz或更高的范围中）且更均匀的切换，同时保持处理成本低。
[0016]接下来参考附图描述改进的接触结构和对应的制造方法的实施例。
[0017]图1示出了具有接触结构的半导体器件100的部分剖面图，该接触结构具有相邻金属接触之间的减小的重叠电容。半导体器件100可以是具有40V或以下的最大额定电压的低电压功率MOSFET器件。半导体器件100可以替代地是具有40V和100V之间的最大额定电压的中电压功率MOSFET。其他器件类型可以利用在本文中描述的接触教导，诸如但不限于IGBT（绝缘栅双极晶体管）、HEMT（高电子迁移率晶体管）等。
[0018]半导体器件100包括半导体衬底102。在Si（硅）作为衬底102的半导体材料的上下文中描述半导体器件100。通常，衬底102可以包括用于形成诸如功率MOSFET、IGBT、HEMT等的半导体器件的一种或多种半导体材料。例如，衬底102可以包括Si、碳化硅（SiC）、锗（Ge）、硅锗（SiGe）、氮化镓（GaN）、砷化镓（GaAs）等。半导体衬底102可以是块体半导体材料，或者可以包括在块体半导体材料上生长的一个或多个外延层。
[0019]半导体器件100还包括从半导体衬底102的第一主表面101延伸并进入衬底102的
栅极沟槽104以及在相邻栅极沟槽104之间的半导体台面106。栅极沟槽104可以是
‘
条状的
’
，因为栅极沟槽104在进出图1中的页面延伸且横穿（transverse）半导体衬底102的深度级（depth
‑
wise）方向（图1中的z方向）的方向上具有最长的线性尺寸。
[0020]栅电极108设置在每个栅极沟槽104中，并且通过栅极电介质110与周围的半导体衬底102分离。场板112可以设置在栅电极108下方的栅极沟槽104中，并且通过场电介质114与周围的半导体衬底102和栅电极108绝缘。场板112可以替代地设置在与栅极108不同的沟槽（未示出）中。例如，场板112可以设置在与栅极沟槽104分离的针状沟槽中，场板沟槽在半导体衬底102的深度级方向（图1中的z方向）上窄且长。这种针状场板沟槽可以类似于在半导体衬底102的深度级方向上的针、柱或针状体。
[0021]栅电极108和场板112可以由任何合适的导电材料（诸如但不限于多晶硅、金属（例如钨）、金属合金等）制成。栅电极108和场板112可以包括相同或不同的导电材料。栅极电介质110和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：具有第一主表面的Si衬底；多个栅极沟槽，从所述第一主表面延伸到所述Si衬底中；在相邻栅极沟槽之间的半导体台面；在所述第一主表面上的第一层间电介质；多个第一金属接触，延伸穿过所述第一层间电介质并且接触设置在所述栅极沟槽中的栅电极；多个第二金属接触，延伸穿过所述第一层间电介质并且接触所述半导体台面；以及在相邻的第一和第二金属接触之间的空气间隙或具有比所述第一层间电介质低的介电常数的电介质材料。2.根据权利要求1所述的半导体器件，其中，所述空气间隙在所述相邻的第一和第二金属接触之间。3.根据权利要求2所述的半导体器件，其中，所述相邻的第一和第二金属接触之间的由所述空气间隙占据的距离小于或等于200nm。4.根据权利要求1所述的半导体器件，其中，所述第一金属接触延伸到所述栅电极中并且具有在所述栅电极中的第一部分和在所述第一层间电介质中且比所述第一部分宽的第二部分，其中，所述第二金属接触延伸到所述半导体台面中并且具有在所述半导体台面中的第一部分和在所述第一层间电介质中且比所述第一部分宽的第二部分，并且其中，所述空气间隙或具有较低介电常数的所述电介质材料在相邻的第一和第二金属接触的所述第二部分之间。5.根据权利要求4所述的半导体器件，其中，所述第一金属接触还具有在所述第二部分上方且比所述第二部分宽的第三部分，其中，所述第二金属接触还具有在所述第二部分上方且比所述第二部分宽的第三部分，并且其中，所述空气间隙或具有较低介电常数的所述电介质材料在相邻的第一和第二金属接触的所述第二部分和所述第三部分之间。6.根据权利要求1所述的半导体器件，其中，所述空气间隙或具有较低介电常数的所述电介质材料具有相对于所述Si衬底的倒斜度，使得所述空气间隙或具有较低介电常数的所述电介质材料越靠近所述Si衬底越宽并且越远离所述Si衬底越窄。7.根据权利要求1所述的半导体器件，其中，所述相邻的第一和第二金属接触之间的空间具有至少3:1的纵横比，其中，所述纵横比涉及所述相邻的第一和第二金属接触之间的所述空间的垂直高度与所述空间的横向宽度。8.根据权利要求1所述的半导体器件，其中，所述第一层间电介质包括与所述Si衬底的所述第一主表面接触的第一氧化物层、在所述第一氧化物层上的氮化硅层、以及在所述氮化硅层上的第二氧化物层，并且其中，所述第二氧化物层比所述第一氧化物层厚。9.根据权利要求1所述的半导体器件，其中，所述第一金属接触包括钨，其中，所述第二金属接触包括钨，并且其中，所述栅电极包括多晶硅。10.根据权利要求1所述的半导体器件，其中，所述第一金属接触、所述第二金属接触和所述栅电极每个包括钨。11.根据权利要求1所述的半导体器件，其中，每个半导体台面包括第一导电类型的源极区和第二导电类型的...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：