封装基板及其制作方法技术

一种封装基板的制作方法，包括：提供一线路基板，包括绝缘层以及设置于所述绝缘层上的导电层，所述导电层包括多个金属垫；在所述导电层背离所述绝缘层的一侧压合一抗镀干膜；对所述抗镀干膜进行曝光显影形成多个环形孔，其中，所述多个金属垫的部分分别从所述多个环形孔中露出；在所述多个环形孔中形成多个金属环，每个金属环与一个金属垫相连接；去除所述抗镀干膜，以露出所述导电层以及所述多个金属环；在所述线路基板设有导电层的一侧形成防焊层，其中，所述防焊层具有防焊开口，所述多个金属垫和所述多个金属环容置于所述防焊开口中。本发明专利技术还涉及一种封装基板。本发明专利技术还涉及一种封装基板。本发明专利技术还涉及一种封装基板。

【技术实现步骤摘要】
封装基板及其制作方法


[0001]本专利技术涉及一种封装基板领域，尤其涉及一种应用于芯片封装的封装基板及其制作方法。

技术介绍

[0002]倒装芯片技术是将芯片的有源区面对封装基板，通过芯片上呈现阵列排列的焊球实现与封装基板的互连。封装基板上面向芯片的表面具有呈现阵列排列的焊盘以及具有防焊开口的防焊层，焊盘位于防焊开口中。通常，防焊开口呈阵列排列，并与焊盘一一对齐。随着芯片管芯变得越来越复杂，芯片上的焊球的数量也急剧增加，导致焊盘的尺寸越来越小，进而导致防焊开口的尺寸越来越小。当防焊开口的尺寸过小(小于70μm)时，易导致防焊剂残渣落到位于防焊开口中的焊盘上，增加了芯片和焊盘不能良好接触的风险。

技术实现思路

[0003]有鉴于此，本专利技术提供一种解决上述技术问题的封装基板。
[0004]还提供一种解决上述技术问题的封装基板的制作方法。
[0005]本申请一方面提供一种封装基板的制作方法，其包括以下步骤：
[0006]提供一线路基板，包括绝缘层以及设置于所述绝缘层上的导电层，所述导电层包括多个金属垫；
[0007]在所述导电层背离所述绝缘层的一侧压合一抗镀干膜；
[0008]对所述抗镀干膜进行曝光显影形成多个环形孔，其中，所述多个金属垫的部分分别从所述多个环形孔中露出；
[0009]在所述多个环形孔中形成多个金属环，每个金属环与一个金属垫相连接；
[0010]去除所述抗镀干膜，以露出所述导电层以及所述多个金属环；
[0011]在所述线路基板设有导电层的一侧形成防焊层，其中，所述防焊层具有防焊开口，所述多个金属垫和所述多个金属环容置于所述防焊开口中。
[0012]本申请另一方面提供一种封装基板，包括线路基板、设置于所述线路基板一侧并与所述线路基板电连接的多个金属垫以及位于线路基板外侧的防焊层，所述防焊层具有一防焊开口，所述多个金属垫从所述防焊开口露出，每个金属垫上凸设有一个金属环，所述金属环容置于防焊开口中。
[0013]本申请的封装基板及其制作方法，多个焊盘设置于一个防焊开口中，使得所述防焊开口的尺寸可足够大，减少了因防焊开口的尺寸过小而产生的问题；且金属垫上设置有用于容纳焊球的金属环，可减少在回流焊工艺中因锡球摊开而导致的相邻锡球接触短路的风险；且通过图形电镀工艺在所述环形孔中形成金属环时，可对金属环的高度进行调节，以适应具有不同引脚尺寸/锡球尺寸的芯片。
附图说明
[0014]图1至图8为本申请一实施方式的封装基板的制作流程的截面示意图。
[0015]图9A为本申请一实施方式的焊盘的结构示意图。
[0016]图9B为图9A所示焊盘的俯视图。
[0017]图10为本申请一实施方式的电子组装件的截面示意图。
[0018]主要元件符号说明
[0019]线路基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
[0020]绝缘层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11
[0021]导电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12
[0022]导电结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
13
[0023]金属垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
121
[0024]导电线路图案
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
122
[0025]金属镀层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
[0026]抗镀干膜
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30
[0027]环形孔
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
301
[0028]金属环
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
[0029]防焊层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
50
[0030]防焊开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
501
[0031]防焊油墨
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
51
[0032]芯片
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
70
[0033]焊球
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
60
[0034]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0035]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
[0036]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0037]下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施方式及实施方式中的特征可以相互组合或替换。
[0038]请参阅图1至图8，本申请第一实施方式提供一种封装基板100的制作方法，其包括以下步骤：
[0039]步骤S1，请参阅图1，提供一线路基板10，包括绝缘层11以及设置于所述绝缘层11相对两表面的两个导电层12。两个导电层12通过贯通所述绝缘层11的导电结构13电连接。所述导电结构13可以为导电孔或导电柱。在其他实施方式中，所述导电层12的数量还可为一个，本申请不作限制。
[0040]所述导电层12包括多个金属垫121以及多个导电线路图案122。所述多个金属垫121与所述多个导电线路图案122电连接。
[0041]所述绝缘层11为本领域常用的介电材料，如聚酰亚胺基板、环氧树脂等。所述导电层12的材质可包含但不仅限于铜、金、银等。
[0042]步骤S2，请参阅图2，通过磁控溅射工艺在所述导电层12的表面覆盖一层金属镀层20。
[0043]所述金属镀层20作为导电基底，其材质可包括但不限于铜、金、银等。所述金属镀层20完全覆盖所述金属垫121以及所述导电线路图案122未与所述绝缘层11相接触的暴露的表面。
[0044]在一些实施方式中，所述金属镀层20的厚度为0.2μm。
[0045]步骤S3，请参阅图3，在所述导电层12背离所述绝缘层11的一侧压合一抗镀干膜30。所述抗镀干膜30完全覆盖所述导电层12并填充所述金属垫121以及所述导电线路图案122之间的间隙。
[0046]所述抗镀干膜30为选择性电镀或化学镀的感光干膜。所述抗镀干膜30具有高解析度。所述抗镀干膜30的厚度由其型号决定，本实施方式中，所述抗镀干膜30的型号为LDF438，所述抗镀干膜30的厚度为25～40本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装基板的制作方法，其特征在于，包括以下步骤：提供一线路基板，包括绝缘层以及设置于所述绝缘层上的导电层，所述导电层包括多个金属垫；在所述导电层背离所述绝缘层的一侧压合一抗镀干膜；对所述抗镀干膜进行曝光显影形成多个环形孔，其中，所述多个金属垫的部分分别从所述多个环形孔中露出；在所述多个环形孔中形成多个金属环，每个金属环与一个金属垫相连接；去除所述抗镀干膜，以露出所述导电层以及所述多个金属环；在所述线路基板设有导电层的一侧形成防焊层，其中，所述防焊层具有防焊开口，所述多个金属垫和所述多个金属环容置于所述防焊开口中。2.如权利要求1所述的封装基板的制作方法，其特征在于，在步骤“在所述导电层背离所述绝缘层的一侧压合一抗镀干膜”之前，还包括：在所述导电层暴露的表面覆盖一层金属镀层，其中，所述多个金属环形成于所述金属镀层上。3.如权利要求2所述的封装基板的制作方法，其特征在于，在步骤“去除所述抗镀干膜，以露出所述导电层以及所述多个金属环”之后还包括：去除未被所述金属...

【专利技术属性】
技术研发人员：刘金鹏，
申请(专利权)人：礼鼎半导体科技深圳有限公司，
类型：发明
国别省市：