基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器技术

本申请提供一种基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器，该方法包括：在硅晶圆衬底制备多级PN结，得到N+层、多个P+层和多个I层区域；在每个P+层的上表面制备上电极；在N+层的下表面制备下电极；在N+层的上表面制备第一钝化层；在第一钝化层的上表面刻蚀多个凹槽至N+层，基于多个凹槽制备多个接地焊盘；在第一钝化层的上表面制备绝缘介质层；在绝缘介质层的上表面进行开窗，形成多个开孔；在绝缘介质层的上表面制备预设外围电路，在多个开孔内进行镀金处理，以使多个上电极和多个接地焊盘电连接预设外围电路。本申请采用单片化制备方法，使制备得到的基于硅基PIN二极管的PIN限幅器尺寸小且集成度高。的PIN限幅器尺寸小且集成度高。的PIN限幅器尺寸小且集成度高。

【技术实现步骤摘要】
基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器


[0001]本申请属于半导体
，尤其涉及一种基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器。

技术介绍

[0002]高功率微波因其高功率、高频率等特性，对电子设备的干扰和危害极大，针对高功率微波的防护需求越来越迫切。
[0003]PIN限幅器用于对电子设备进行高功率微波防护。传统的采用GaAs基PIN二极管的PIN限幅器，在耐受功率上遇到瓶颈。硅基PIN二极管具有热导率高、耐压高的特点，然而传统的基于硅基PIN二极管的PIN限幅器采用混合集成工艺，导致得到的PIN限幅器尺寸较大、集成度低，不符合电子设备小型化、高集成的需求。因此急需一种基于硅基PIN二极管的PIN限幅器的单片化制备方式，以减小PIN限幅器的尺寸和提高PIN限幅器的集成度。

技术实现思路

[0004]本申请实施例提供了一种基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器，以采用单片化制备方法，使制备得到的基于硅基PIN二极管的PIN限幅器尺寸小且集成度高。
[0005]本申请是通过如下技术方案实现的：
[0006]第一方面，本申请实施例提供了一种基于硅基PIN二极管的PIN限幅器的制备方法，包括：在硅晶圆衬底制备多级PN结，得到N+层、多个P+层和与多个P+层分别对应的多个I层区域；其中，每级PN结中包括至少一个PN结；多级PN结共用一个N+层；I层区域位于N+层与P+层之间；在每个P+层的上表面制备上电极；将N+层的下表面减薄至预设厚度，并在N+层的下表面制备下电极；在N+层的上表面除多个I层区域、多个P+层与多个上电极的区域制备第一钝化层；在第一钝化层的上表面刻蚀多个凹槽至N+层，基于多个凹槽制备多个接地焊盘；在第一钝化层的上表面制备绝缘介质层，绝缘介质层覆盖第一钝化层、多个接地焊盘、多个P+层和多个上电极；在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔；预设位置为与多个上电极和多个接地焊盘垂直对应的位置；在绝缘介质层的上表面制备预设外围电路，在多个开孔内进行镀金处理，以使多个上电极和多个接地焊盘电连接预设外围电路。
[0007]在第一方面的一种可能的实施方式中，在硅晶圆衬底制备多级PN结，得到N+层、多个P+层和与多个P+层分别对应的多个I层区域，包括：在硅晶圆衬底的下表面进行N+掺杂，形成N+层；在硅晶圆衬底的上表面不同位置进行多次P+掺杂，形成多个第一预设直径的P+层；P+层与N+层之间为I层，对I层进行刻蚀，保留I层在多个P+层下的多个I层区域，每个I层区域的直径为第二预设直径；第一预设直径大于第二预设直径。
[0008]在第一方面的一种可能的实施方式中，在每个P+层的上表面制备上电极；将N+层的下表面减薄至预设厚度，并在N+层的下表面制备下电极，包括：在每个P+层的上表面进行
镀金处理，形成上电极；对应的第一镀金厚度为1～5μm；将N+层的下表面减薄至预设厚度，并在N+层的下表面进行镀金处理，形成下电极；对应的第二镀金厚度为0.8～3μm。
[0009]在第一方面的一种可能的实施方式中，基于多个凹槽制备多个接地焊盘，包括：在多个凹槽内进行镀金处理，形成多个接地焊盘；对应的第三镀金厚度为1～5μm。
[0010]在第一方面的一种可能的实施方式中，在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔，包括：在绝缘介质层的上表面的预设位置刻蚀至上电极或接地焊盘，形成多个开孔。
[0011]在第一方面的一种可能的实施方式中，基于硅基PIN二极管的PIN限幅器的制备方法还包括：在预设外围电路的上表面制备第二钝化层。
[0012]第二方面，本申请实施例提供了一种PIN限幅器，应用如第一方面任一项的基于硅基PIN二极管的PIN限幅器的制备方法得到；PIN限幅器包括：多级PN结，多级PN结包括预设厚度的N+层、多个第二预设直径的I层区域和多个第一预设直径的P+层；多个I层区域设置于N+层的上表面，与多个P+层分别对应；多个P+层分别设置于多个I层区域的上表面；多个上电极，分别设置于多个P+层的上表面；下电极，设置于N+层的下表面；第一钝化层，设置于N+层的上表面除多个I层区域、多个P+层与多个上电极的区域；多个接地焊盘，第一钝化层的上表面刻蚀多个凹槽至N+层，每个接地焊盘分别设置于每个凹槽中；绝缘介质层，设置于第一钝化层的上表面，覆盖第一钝化层、多个接地焊盘、多个P+层和多个上电极；在绝缘介质层的上表面的预设位置设置有多个开孔，预设位置为与多个上电极和多个接地焊盘垂直对应的位置；预设外围电路，设置于绝缘介质层的上表面。
[0013]结合第二方面，在一些可能的实现方式中，该PIN限幅器还包括：第二钝化层，设置于预设外围电路的上表面；第二钝化层的厚度为0.5～2μm。
[0014]结合第二方面，在一些可能的实现方式中，预设厚度为100μm，I层区域的厚度为7～10μm，第一钝化层的厚度为0.5～2μm，绝缘介质层的厚度为10
±
1μm。
[0015]结合第二方面，在一些可能的实现方式中，第一预设直径大于第二预设直径；第一预设直径为50～100μm，上电极的直径为5～50μm，凹槽的直径为5～50μm，开孔的直径为5～50μm。
[0016]可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
[0017]本申请实施例与现有技术相比存在的有益效果是：
[0018]本申请实施例提供的基于硅基PIN二极管的PIN限幅器的制备方法，采用单片化制备方式，通过在同一硅晶圆衬底上制备多级PN结、上下电极、接地焊盘、绝缘介质层和预设外围电路，并通过开窗处理和镀金处理使上电极和接地焊盘能够与预设外围电路电连接，进而制备得到基于硅基PIN二极管的PIN限幅器，可以缩小该PIN限幅器的尺寸，提高该PIN限幅器的集成度，同时制备方法简单易于实现。
[0019]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
[0020]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述
中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是本申请一实施例提供的PIN限幅器的剖视图；
[0022]图2是本申请一实施例提供的多个P+层、多个上电极和多个接地焊盘的俯视图；
[0023]图3是本申请一实施例提供的基于硅基PIN二极管的PIN限幅器的制备方法的流程示意图；
[0024]图4是本申请一实施例提供的制备接地焊盘后的PIN限幅器的剖视图；
[0025]图5是本申请一实施例提供的制备开孔后的PIN限幅器的剖视图。
具体实施方式
[0026]以下描本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于硅基PIN二极管的PIN限幅器的制备方法，其特征在于，包括：在硅晶圆衬底制备多级PN结，得到N+层、多个P+层和与所述多个P+层分别对应的多个I层区域；其中，每级PN结中包括至少一个PN结；所述多级PN结共用一个N+层；所述I层区域位于所述N+层与所述P+层之间；在每个所述P+层的上表面制备上电极；将所述N+层的下表面减薄至预设厚度，并在所述N+层的下表面制备下电极；在所述N+层的上表面除所述多个I层区域、所述多个P+层与多个上电极的区域制备第一钝化层；在所述第一钝化层的上表面刻蚀多个凹槽至所述N+层，基于所述多个凹槽制备多个接地焊盘；在所述第一钝化层的上表面制备绝缘介质层，所述绝缘介质层覆盖所述第一钝化层、所述多个接地焊盘、所述多个P+层和多个上电极；在所述绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔；所述预设位置为与所述多个上电极和所述多个接地焊盘垂直对应的位置；在所述绝缘介质层的上表面制备预设外围电路，在所述多个开孔内进行镀金处理，以使所述多个上电极和所述多个接地焊盘电连接所述预设外围电路。2.根据权利要求1所述的基于硅基PIN二极管的PIN限幅器的制备方法，其特征在于，所述在硅晶圆衬底制备多级PN结，得到N+层、多个P+层和与所述多个P+层分别对应的多个I层区域，包括：在硅晶圆衬底的下表面进行N+掺杂，形成N+层；在所述硅晶圆衬底的上表面不同位置进行多次P+掺杂，形成多个第一预设直径的P+层；所述P+层与所述N+层之间为I层，对所述I层进行刻蚀，保留所述I层在所述多个P+层下的多个I层区域，每个所述I层区域的直径为第二预设直径；所述第一预设直径大于所述第二预设直径。3.根据权利要求1所述的基于硅基PIN二极管的PIN限幅器的制备方法，其特征在于，所述在每个所述P+层的上表面制备上电极；将所述N+层的下表面减薄至预设厚度，并在所述N+层的下表面制备下电极，包括：在每个所述P+层的上表面进行镀金处理，形成上电极；对应的第一镀金厚度为1～5μm；将所述N+层的下表面减薄至预设厚度，并在所述N+层的下表面进行镀金处理，形成下电极；对应的第二镀金厚度为0.8～3μm。4.根据权利要求1所述的基于硅基PIN二极管的PIN限幅器的制备方法，其特征在于，所述基于所述多个凹槽制备多个接地焊盘，包括：...

【专利技术属性】
技术研发人员：邓世雄，高长征，罗建，陈书宾，李亮，吴波，王生明，孙计永，孙一航，王磊，宋学峰，周彪，王乔楠，孔伟东，王二超，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：