一种沟槽型MPS器件及其制备方法技术

本申请属于功率器件技术领域，提供了一种沟槽型MPS器件及其制备方法，通过在N型外延层的正面形成凹槽，然后在凹槽的底部注入第一P型掺杂离子后高温退火形成第一P型掺杂区，在凹槽的侧壁下方注入第二P型掺杂离子，在凹槽侧壁上方注入第三P型掺杂离子，然后低温退火在凹槽的侧壁下方形成第二P型掺杂区，在凹槽的侧壁上方形成第三P型掺杂区，其中，第一P型掺杂区、第二P型掺杂区、第三P型掺杂区的掺杂浓度逐渐增加，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁上方的阳极注入效率较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。低IRM的特性。低IRM的特性。

【技术实现步骤摘要】
一种沟槽型MPS器件及其制备方法


[0001]本申请属于功率器件
，尤其涉及一种沟槽型MPS器件及其制备方法。

技术介绍

[0002]快恢复二极管通常由PIN结构的外延构成，在全局或局部载流子寿命控制技术的应用下，降低载流子寿命，使二极管具备快速恢复的特性。该类二极管通常同绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)并联使用，二极管反向恢复过程中产生的峰值电流通常会使IGBT的开通损耗增加，若外延缓冲层控制不好会导致低的软度，影响IGBT的栅极电压。通常使用全局载流子寿命控制的快速恢复二极管的正向开启压降(VF)越高即阳极注入效率低，反向峰值电流(IRM)相对小，对IGBT的影响越小，但二极管的损耗增加。
[0003]MPS(merge pin schottky)快速恢复二极管由于融合了肖特基和PIN结构，在不提升正向开启压降的情况下，降低了阳极注入效率，具备低VF、低IRM和高压快速恢复二极管的条件。然而，目前的快速恢复二极管结构无法同时满足较低的VF以及较低的阳极注入效率。

技术实现思路

[0004]本申请的目的在于提供一种沟槽型MPS器件及其制备方法，旨在解决目前的快速恢复二极管结构无法同时满足较低的VF以及较低的阳极注入效率的问题。
[0005]本申请实施例第一方面提供了一种沟槽型MPS器件的制备方法，所述制备方法包括：
[0006]在N型外延层的正面形成氧化层，并在第一刻蚀掩膜的保护下刻蚀所述氧化层和所述N型外延层，以在所述N型外延层的正面形成凹槽；
[0007]在所述氧化层的保护下向所述凹槽的底部注入第一P型掺杂离子，并在第一退火条件下进行退火处理，以在所述凹槽的底部形成第一P型掺杂区，在所述第一P型掺杂区与所述N型外延层之间的界面处形成N型沟道区；
[0008]向所述凹槽的侧壁注入第二P型掺杂离子，以在所述凹槽的侧壁形成第二P型掺杂区；其中，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
[0009]向所述凹槽的侧壁上方注入第三P型掺杂离子，并在第二退火条件下进行退火处理，以在所述凹槽的侧壁上方形成第三P型掺杂区；其中，所述第二退火条件中的退火温度小于所述第一退火条件中的退火温度，所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度；
[0010]在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层；
[0011]在所述N型外延层的背面形成阴极金属层。
[0012]在一个实施例中，所述向所述凹槽的侧壁上方注入第三P型掺杂离子，并在第二退
火条件下进行退火处理的步骤包括：
[0013]向所述N型外延层的正面、所述凹槽的底部以及所述凹槽的侧壁下方形成第二刻蚀掩膜确定第三P型离子掺杂区域；
[0014]在所述第二刻蚀掩膜的保护下向所述凹槽的侧壁上方注入第三P型掺杂离子；
[0015]去除所述第二刻蚀掩膜和所述氧化层，并在所述第二退火条件下进行退火处理。
[0016]在一个实施例中，所述第三P型掺杂离子的注入剂量至少为所述第一P型掺杂离子的注入剂量的10倍。
[0017]在一个实施例中，所述第一P型掺杂离子的注入剂量为1*10
12
‑
9*10
12
，所述第一P型掺杂离子的注入能量为20
‑
120KeV；
[0018]所述第二P型掺杂离子的注入剂量为5*10
12
‑
1*10
13
，所述第二P型掺杂离子的注入能量为60
‑
200KeV；
[0019]所述第三P型掺杂离子的注入剂量为1*10
14
‑
8*10
15
，所述第三P型掺杂离子的注入能量为60
‑
120KeV。
[0020]在一个实施例中，所述第一退火条件中的退火温度为1050℃
‑
1200℃，所述第一退火条件中的退火时间为100分钟
‑
600分钟；
[0021]所述第二退火条件中的退火温度为800℃
‑
1000℃，所述第二退火条件中的退火时间为30分钟
‑
90分钟。
[0022]在一个实施例中，所述第二P型掺杂离子的注入角度D＝arctan(A/(B+C))，A为所述凹槽的宽度，B为所述氧化层的厚度，C为所述凹槽的深度。
[0023]在一个实施例中，所述第三P型掺杂离子的注入角度小于所述第二P型掺杂离子的注入角度，且大于9
°
。
[0024]本申请实施例第二方面还提供了一种沟槽型MPS器件，所述沟槽型MPS器件包括：
[0025]N型外延层，其中，所述N型外延层的正面设有凹槽；
[0026]第一P型掺杂区，包围于所述N型外延层的凹槽底部；
[0027]N型沟道区，设于所述第一P型掺杂区与所述N型外延层之间；
[0028]第二P型掺杂区，设于所述凹槽的侧壁；
[0029]第三P型掺杂区，设于所述凹槽的侧壁，且位于所述第一P型掺杂区与所述第二P型掺杂区之间；其中，所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；
[0030]肖特基金属层，位于所述N型外延层的正面，且位于所述凹槽两侧；
[0031]欧姆金属层，位于所述凹槽内；
[0032]阴极金属层，位于所述N型外延层的背面。
[0033]在一个实施例中，所述第二P型掺杂区的横截面形状为平行四边形。
[0034]在一个实施例中，所述阴极金属层为Ni/Ti/Ni/Ag叠层材料。
[0035]本申请实施例提供的一种沟槽型MPS器件及其制备方法中，通过在N型外延层的正面形成凹槽，然后在凹槽的底部注入第一P型掺杂离子后高温退火形成第一P型掺杂区，在凹槽的侧壁下方注入第二P型掺杂离子，在凹槽侧壁上方注入第三P型掺杂离子，然后低温退火在凹槽的侧壁下方形成第二P型掺杂区，在凹槽的侧壁上方形成第三P型掺杂区，其中，第一P型掺杂区、第二P型掺杂区、第三P型掺杂区的掺杂浓度逐渐增加，从而使得凹槽底部
对肖特基器件的电场屏蔽较弱，凹槽侧壁上方的阳极注入效率较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
附图说明
[0036]图1是本申请实施例提供的一种沟槽型MPS器件的制备方法的流程示意图。
[0037]图2是本申请实施例提供的形成凹槽110的示意图。
[0038]图3是本申请实施例提供的形成第一P型掺杂区310的示意图。
[0039]图4是本申请实施例提供的形成第二P型掺杂区320的示意图。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型MPS器件的制备方法，其特征在于，所述制备方法包括：在N型外延层的正面形成氧化层，并在第一刻蚀掩膜的保护下刻蚀所述氧化层和所述N型外延层，以在所述N型外延层的正面形成凹槽；在所述氧化层的保护下向所述凹槽的底部注入第一P型掺杂离子，并在第一退火条件下进行退火处理，以在所述凹槽的底部形成第一P型掺杂区，在所述第一P型掺杂区与所述N型外延层之间的界面处形成N型沟道区；向所述凹槽的侧壁注入第二P型掺杂离子，以在所述凹槽的侧壁形成第二P型掺杂区；其中，所述第二P型掺杂区的掺杂浓度大于所述第一P型掺杂区的掺杂浓度；向所述凹槽的侧壁上方注入第三P型掺杂离子，并在第二退火条件下进行退火处理，以在所述凹槽的侧壁上方形成第三P型掺杂区；其中，所述第二退火条件中的退火温度小于所述第一退火条件中的退火温度，所述第三P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度；在所述凹槽两侧形成肖特基金属层，并在所述凹槽的底部和侧壁形成欧姆金属层；在所述N型外延层的背面形成阴极金属层。2.如权利要求1所述的制备方法，其特征在于，所述向所述凹槽的侧壁上方注入第三P型掺杂离子，并在第二退火条件下进行退火处理的步骤包括：向所述N型外延层的正面、所述凹槽的底部以及所述凹槽的侧壁下方形成第二刻蚀掩膜确定第三P型离子掺杂区域；在所述第二刻蚀掩膜的保护下向所述凹槽的侧壁上方注入第三P型掺杂离子；去除所述第二刻蚀掩膜和所述氧化层，并在所述第二退火条件下进行退火处理。3.如权利要求1所述的制备方法，其特征在于，所述第三P型掺杂离子的注入剂量至少为所述第一P型掺杂离子的注入剂量的10倍。4.如权利要求1所述的制备方法，其特征在于，所述第一P型掺杂离子的注入剂量为1*10
12
‑
9*10
12
，所述第一P型掺杂离子的注入能量为20
‑
120KeV；所述第二P型掺杂离子的注入剂量为5*10
12
‑
1*10
13
，所述第二P型掺杂离子的...

【专利技术属性】
技术研发人员：张益鸣，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：